GSM_UNICODE编码表.doc

推荐内容

开源项目推荐 更多

热门活动

用户搜过

• 继电器HK4100Fdatasheet
• 简易矩形画图软件
• BGP 协议 电子书下载
• adsp驱动下载
• multisim中 受控源
• 最新实用五金手册PDF版下载
• windows实时仿真
• bc817
• X86处理器流水线
• 21天学通javapdf

随便看看

• 香版，请问ST官方有STM3210E-EVAL开发板吗？
  香版，请问ST官方有STM3210E-EVAL开发板吗？记得昨天看到这里一篇文章是，您们公开PCB板等资料，而您们也没有打板的呀！如果有，能透露下价格吗？
• 晒一下万圣节小惊喜
  今天收到万圣节小惊喜了，非常感谢论坛，还是第一次收到万圣节礼物{:1_102:}{:1_102:}
• 发个单片机的课件给想自学单片机的人
  [[i] 本帖最后由 315515297 于 2009-5-6 14:52 编辑 [/i]]
• 4种端接方法，教你完美解决信号端接困惑
  串行端接　　实际上，因为阻抗会随频率动态变化，难以达到阻抗匹配，所以缓冲器输出端可以省去电阻(R)。　　优势：　　低功耗解决方案（没有对地的吸电流）　　很容易计算R的值 R (Z0ZOUT).　　弱点：　　上升/下降时间受RC电路的影响，增加抖动　　只对低频信号有效　　备注：　　CMOS驱动器　　不适合高频时钟CMOS drivers信号　　适合低频时钟信号和非常短的走线　　下拉电阻　　CMOS　
• 肯求高手进！关于CPLD的逻辑电路的设计
  我的问题是这样的，我要用CPLD设计几个逻辑模块，完成这样的功能：主要是来处理两个只有很短时间间隔的脉冲信号，用CPLD来记下这两个信号的时间间隔，并把这个时间t通过USB接口芯片传给上位机。请问我这CPLD中的逻辑电路模块：计时数模块 控制模块 于USB的通信模块，应该怎么设计！在这里希望能得到大家的帮助！我对CPLD的了解很少，大概也就一两个星期，是因为做的这个东西要求时钟频率比较高（精度要求
• 如何用vxworks的bootrom启动Linux
• 请教版主，有关仿真器的问题
• CyloneIII AS模式下载成功，但程序不运行，请各路大神帮忙看看
• pc和arm的USB通信问题，希望高人指点
• 关于C语言的一个小问题。

热门下载

• 常用的激光焊接工艺
• 常用的算法可用与许多方面的编程需要可与其他的程序一起使用
• 飞机布线通用要求总则
• 关于rs码编码器的相关程序
• 这是一本用MATLAB学习分析小波变换的教材
• CXD2498R.pdf
• 键盘控制小灯的亮
• QX6001_具有无极调光触摸台灯控制器
• 移动视频监控系统的设计与实现
• 红外遥控器软件译码原理和程序1 红外一开始发送一段13.5ms的引导码

热门文章

• 局部放电检测仪的相关名词介绍
• S3c2440ARM异常与中断体系详解1---概念引入与处理流程
• 超声波液位计的盲区及其产生
• 陆行之：台积电对苹果仅仅涨价3% 其他客户情何以堪？
• 小米MIUI 13开发内测版开始推送：首批用户收到更新
• 又一云相册关闭：可一键迁移至阿里云盘
• linux-2.6.24.4中s3c2410和dma有关的函数的分析
• 浅析电子汽车衡的工作原理、安装使用要求及故障问题解决方法
• 基于AT89C51单片机和放大器实现音频信号均幅控制放大电路的设计