高速信号、时钟及数据捕捉：数据转换系统背后的运作原理— 作者：Ian King 美国国家半导体公司应用技术工程师随着仿真/数字转换器的数据转换取样率提高至每秒千兆个取样 (GSPS) 以上的水平，数据转换系统必须作出相应的配合，才可支持这样高的转换率，而其它支持性的模拟组件也必须产生系统所需的高频信号，然后将之放大。系统设计工程师除了要对仿真信号路径有深入的了解之外，也要彻底认识取样时钟以及系统如何以高位速率捕捉数字信号。本文将会就有关上述两个重要的问题提供多个不同的解决方案。以下所讨论的数据有助我们深入了解采用高性能模/数转换器的系统。时钟电路时钟电路是高速数据转换系统最重要的子电路之一，因为时钟信号能否准确定时会直接影响模/数转换器的动态性能。为了减低其影响，模/数转换器时钟电路的定时抖动或相位噪声必须极低。若选择时钟电路时没有将这个因素加以考虑，那么即使所采用的前端仿真输入电路或模/数转换器性能非常卓越，系统性能也可能会不如想象中理想。完美的时钟永远可以在精确的时间内提供跳变沿。但实际上，时钟沿会不断出现在不同时间内，正因为时间的不确定性，取样后波形的信噪比受到数据转换过程的影响。
猜您喜欢
推荐内容
开源项目推荐 更多
热门活动
热门器件
用户搜过
随便看看
热门下载
热门文章
热门标签
京公网安备 11010802033920号
Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved
评论