热搜关键词: 电路基础ADC数字信号处理封装库PLC

pdf

COB封装中芯片在基板不同位置的残余应力

  • 1星
  • 2013-09-20
  • 402.62KB
  • 需要1积分
  • 1次下载
标签: COB封装中芯片在基板不同位置的残余应力

COB封装中芯片在基板不同位置的残余应力

利用硅压阻力学芯片传感器作为原位监测的载体,研究了直接粘贴芯片的封装方式中,芯片在基板上的不同位置对于封装后残余应力的影响以及在热处理过程中残余应力的变化,发现粘贴在基板靠近边的位置和中心位置时应力水平接近,但是靠近基板一角的位置应力较大,而且在热处理过程中应力出现“突跳”和“尖点”。随着芯片技术的迅猛发展,重量轻、尺寸小的新一代智能电子产品不断问世,对电子封装的封装密度要求也越来越高>  多芯片模式(MCM,Multi-Chip  Module)是其中的一种解决方案。它是将两片或两片以上的芯片集成在一起的技术。为了有效地利用基板材料的面积,经常采用COB(Chip  on  Board)的贴装方式将芯片粘贴在基板的不同位置。由于封装所带来的残余应力将直接影响芯片的性能和使用寿命,所以有必要了解有机基板材料上的不同位置的残余应力。国内外尚未发现这方面相关的报道。另外>  和其他方法如激光干涉法[1]、X射线衍射法相比,压阻传感测量法最适合于实时监测_[2-4]。本研究将研究粘贴在不同位置的芯片表面的残余应力>  并且原位测量热处理过程中的应力变化过程。

展开预览

猜您喜欢

评论

登录/注册

意见反馈

求资源

回顶部

推荐内容

热门活动

热门器件

随便看看

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved
×