热搜关键词: 电路基础ADC数字信号处理封装库PLC

rar

(2,1,9)卷积编解码器

  • 1星
  • 2014-03-05
  • 10.27KB
  • 需要1积分
  • 1次下载
标签: 2

2

1

2

9

9

卷积编解码器

9

(2,1,9)卷积编解码器,译码部分采用Vitebi译码算法,设计使用Verilog  HDL语言,在Modelsim平台下仿真通过

展开预览

猜您喜欢

评论

登录/注册

意见反馈

求资源

回顶部

推荐内容

热门活动

热门器件

随便看看

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved
×