MT-031
指南
实现数据½换器的接地并解开“
AGND
”和
“
DGND
”的谜团
½者 ：
Walt Kester
、
James Bryant
、
Mike Byrne
简介
目前的信号处理系统一般需要混合信号器件，例如模数½换器
(ADC)
、数模½换器
(DAC)
和快速数字信号处理器
(DSP)
。由于需要处理½动态范围的模拟信号，因此拥有高性½
ADC
和
DAC
显得更加重要。在恶劣的数字环境内，½否保持½动态范围和½噪声与采用
良½的高速电路设计技术密切相关，包括适½的信号路由、去耦和接地。
过去，一般认为“高精度、½速”电路与所谓的“高速”电路有所不同。对于
ADC
和
DAC
，采样（或更新）频率一般用½区分速度标准。不过，以下两个示例显示，实际操½
中，目前大多数信号处理
IC
真正实现了“高速”
，因此必须½为此类器件来对待，才½保
持高性½。
DSP
、
ADC
和
DAC
均是如此。
所有适合信号处理应用的采样
ADC
（内½采样保持电路的
ADC
）均采用具有快速上升和
下降时间（一般为数纳秒）的高速时钟工½，即½吞吐量看似较½也必须视为高速器件。
例如，中速
12
½逐次逼近型
(SAR) ADC
可采用
10 MHz
内部时钟工½，而采样速率仅为
500 kSPS
。
因此还需要高速时钟。即½是高分辨率、
所谓的“½频”
Σ-Δ
Σ-Δ
型
ADC
具有高过采样比，
工业测量
ADC
（吞吐速率
10 Hz
至
7.5 kHz
）也采用
5 MHz
或更高时钟工½，并且提供高
达
24
½的分辨率（例如
ADI
公司的
AD77xx
系列）
。
更复杂的是，混合信号
IC
具有模拟和数字两种端口，因此如½½用适½的接地技术就更
加茫然。此外，某些混合信号
IC
具有相对较½的数字电流，而另一些具有高数字电流。
许多情况下，两种类型必须区分对待，才½实现最½接地。
数字和模拟设计工程师倾向于从不同角度考察混合信号器件，本教程旨在确立适用于大多
数混合信号器件的一般接地原则，而不必了解内部电路的具½细节。
Rev.A, 10/08, WK
Page 1 of 17
MT-031
接地层和电源层
保持½阻抗大面积接地层对目前所有的模拟和数字电路½很重要。接地层不仅用½去耦高
频电流（源于快速数字逻辑）的½阻抗返回路径，还½将
EMI/RFI
辐射降至最½。由于接
地层的屏½½用，电路受外部
EMI/RFI
的½响也会降½。
接地层还允许½用传输线路技术（微带线或带状线）传输高速数字或模拟信号，此类技术
需要可控阻抗。
由于“母线
(buss wire)
”在大多数逻辑½换等效频率下具有阻抗，将其用½“地”完全不
½接受。例如，
#22
标准导线具有约
20 nH/
英寸的电感。由逻辑信号产生的压摆率为
10
mA/ns
的瞬态电流，在此频率下流经
1
英寸该导线将½成
200 mV
的无用压降 ：
∆
v
=
L
∆
i
10 mA
=
20 nH
×
=
200 mV.
∆
t
ns
公式
1
对于具有
2 V
峰峰值范围的信号，此压降会½化为约
10%
的误差（大约
3.5
½精度）
。即
½在全数字电路中，该误差也会大幅降½逻辑噪声裕量。
图
1
为数字返回电流调制模拟返回电流的典型情况（顶图）
。接地返回导线电感和电阻由
模拟和数字电路共享，这会造成相互½响，最终产生误差。一个可½的解决方案是让数字
返回电流路径直接流向
GND REF
，如底图所示。这就是“星型”或单点接地系统的基本
概念。在包含多个高频返回路径的系统中很难实现真正的单点接地，因为各返回电流导线
的物理长度将引入寄生电阻和电感，所以获得½阻抗高频接地就很困难。实际操½中，电
流回路必须由大面积接地层组成，以便实现高频电流下的½阻抗。如果无½阻抗接地层，
则几乎不可½避免上述共享阻抗，特别是在高频下。
Page 2 of 17
MT-031
I
D
I
A
+
V
D
V
A
+
V
IN
I
A
+ I
D
I
D
I
A
+
V
D
V
A
+
V
IN
ANALOG
CIRCUITS
I
A
I
D
ANALOG
CIRCUITS
INCORRECT
DIGITAL
CIRCUITS
GND
REF
I
D
CORRECT
DIGITAL
CIRCUITS
GND
REF
图
1
：
流入模拟返回路径的数字电流产生误差电压
所有集成电路接地引脚应直接焊接到½阻抗接地层，从而将串联电感和电阻降至最½。对
于高速器件，不推荐½用传统
IC
插½。即½是“小尺寸”插½，额外电感和电容也可½
引入无用的共享路径，从而破坏器件性½。如果插½必须配合
DIP
封装½用，例如在制½
原型时，个别“引脚插½”或“笼式插座”是可以接受的。以上引脚插½提供封盖和无封
盖两种版本（
AMP
产品型号
5-330808-3
和
5-330808-6
）
。由于½用弹簧加½½金触点，确保
了
IC
引脚具有良½的电气和机械连接。不过，反复插拔可½降½其性½。
½频和高频去耦
每个电源在进入
PC
板时，应通过高质量电解电容去耦至½阻抗接地层。这样可以将电源
线路上的½频噪声降至最½。在每个独立的模拟级，各
IC
封装电源引脚需要更局部、仅
针对高频的滤波。
图
2
显示了此技术，图示左侧为正确实½方案，右侧为错误实½方案。左侧示例中，典型
的
0.1
μF
芯片陶瓷电容借助过孔直接连接到
PCB
背面的接地层，并通过第二个过孔连接
到
IC
的
GND
引脚上。相比之下，右侧的设½不太理想，给去耦电容的接地路径增加了额
外的
PCB
走线电感，½有效性降½。
Page 3 of 17
MT-031
CORRECT
POWER
SUPPLY
TRACE
V+
OPTIONAL
FERRITE BEADS
DECOUPLING
CAPACITOR
INCORRECT
DECOUPLING
CAPACITOR
POWER
SUPPLY
TRACE
V+
IC
VIAS TO
GROUND
PLANE
PCB
TRACE
IC
VIA TO
GROUND
PLANE
GND
GND
图
2
：
局部高频电源滤波器通过较短的½电感路径（接地层）提供最½滤波和去耦
所有高频（即
≥
10 MHz
）
IC
应½用类似于图
2
的旁路方案实现最½性½。铁氧½磁珠并
非
100%
必要，½会增强高频噪声隔离和去耦，通常较为有利。这里可½需要验证磁珠永
远不会在
IC
处理高电流时饱和。
请注意，对于一些铁氧½，即½在完全饱和前，部分磁珠也可½变成非线性，所以如果需
要功率级在½失真输出下工½，应检查这一点。
双面和多层印刷电路板
系统内的每个
PCB
至少应有完整的一层专用于接地层。理想情况下，双面电路板的一面
应完全用于接地层，另一面用于互连。½在实际操½中，这不可½，因为必须去除部分接
地层，用于配½信号和电源跨越、过孔和通孔。½管如此，还是应½可½节约面积，至少
保留
75%
。完成初始布局后，请仔细检查接地层，确保没有隔离的接地“孤岛”
，因为½
于接地“孤岛”内的
IC
接地引脚没有通向接地层的电流返回路径。另外应检查接地层的
相邻大面积间有无薄弱连接，否则可½大幅降½接地层有效性。毫无疑问，自动路由电路
板布局技术一般不适合混合信号电路板上的布局，因此强烈建议手动干预。
用表面贴装
IC
高密度集成的系统有大量互连，必须½用多层电路板。这样，至少一整层
可专用于接地。简单的
4
层电路板有内部接地和电源层，外面两层用于表面贴装元件的互
连。电源层和接地层½此相邻可以提供额外的层间电容，有助于电源的高频去耦。大多数
系统中，
4
层也嫌不足，还需要其他层用于信号和电源的路由。
Page 4 of 17
MT-031
多卡混合信号系统
在多卡系统中，降½接地阻抗的最½方式是½用“母板”
PCB
½为卡间互连背板，从而为
背板提供连续接地层。
PCB
连接器的引脚应至少有
30
至
40%
专用于接地，这些引脚应连
接到背板母板上的接地层。最后，实现整½系统接地方案有两种可½途径 ：
1.
背板接地层可通过多个点连接到机壳接地，从而扩散各种接地电流返回路径。该方
法通常称为“多点”接地系统，如图
3
所示。
。
2.
接地层可连接到单个系统“星型接地”点（一般½于电源）
前一个方法最常用于全数字系统，不过，只要数字电路引起的接地电流足够½且扩散到
大面积上，也可用于混合信号系统。
PC
板、背板直到机壳½一直保持½接地阻抗。不过，
接地与金属板壳连接的部½必须具有良½的电气接触。这需要自攻金属板螺丝或“咬合”
垫圈。机壳材料½用阳极氧化铝时必须特别小心，此时机壳表面用½绝缘½。
V
A
PCB
V
D
V
A
PCB
V
D
GROUND PLANE
GROUND PLANE
GROUND PLANE
BACKPLANE
CHASSIS
GROUND
POWER
SUPPLIES
V
A
V
D
图
3
：
多点接地概念
Page 5 of 17
京公网安备 11010802033920号
Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved
评论