怎样正确使用MOS 集成电路怎样正确使用MOS 集成电路 所有 MOS 集成电路 （包括 P 沟道 MOS， N 沟道 MOS， 互补 MOS — CMOS集成电路）都有一层绝缘栅，以防止电压击穿。一般器件的绝缘栅氧化层的厚度大约是 25nm50nm 80nm三种。在集成电路高阻抗栅前面还有电阻——二极管网络进行保护，虽然如此，器件内的保护网络还不足以免除对器件的静电损害（ESD），实验指出，在高电压放电时器件会失效，器件也可能为多次较低电压放电的累积而失效。按损伤的严重程度静电损害有多种形式，最严重的也是最容易发生的是输入端或输出端的完全破坏以至于与电源端 VDD GND短路或开路，器件完全丧失了原有的功能。稍次一等严重的损害是出现断续的失效或者是性能的退化，那就更难察觉。还有一些静电损害会使泄漏电流增加导致器件性能变坏。 由于不可避免的短时间操作引起的高静电电压放电现像，例如人在打腊地板上走动时会引起高达 4KV - 15KV的静电高压，此高压与环境湿度和表面的条件有关，因而在使用 CMOS 、NMOS器件时必须遵守下列预防准则：1 不要超过手册上所列出的极限工作条件的限制。 2 器件上所有空闲的输入端必须接 VDD 或 VSS，并且要接触良好。 3 所有低阻抗设备（例如脉冲信号发生器等）在接到 CMOS 或 NMOS集成电路输入端以前必然让器件先接通电源，同样设备与器件断开后器件才能断开电源。 4 包含有 CMOS 和 NMOS集成电路的印刷电路板仅仅是一个器件的延伸，同样需要遵守操作准则。从印刷电路板边缘的接插件直接联线到器件也能引起器件损伤，必须避免一般的塑料包装，印刷电路板接插件上的 CMOS 或 NMOS集成电路的地址输入端或输出端应当串联一个电阻，由于这些串联电阻和输入电容的时间常数增加了延……
京公网安备 11010802033920号
Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved
评论