热搜关键词: 电路基础ADC数字信号处理封装库PLC

pdf

PCB设计技巧100问

  • 1星
  • 2013-09-29
  • 65.9KB
  • 需要1积分
  • 2次下载
标签: 设计

设计

技巧

技巧

                        PCB设计技巧100问PCB设计技巧百问1、如何选择PCB板材?  选择PCB板材必须在满足设计需求和可量产性及成本中间取得平衡点。设计需求  包含电气和机构这两部分。通常在设计非常高速的PCB板子(大于GHz的频率)时  这材质问题会比较重要。例如,现在常用的FR-4材质,在几个GHz的频率时的介  质损(dielectric  loss)会对信号衰减有很大的影响,可能就不合用。就电气而  言,要注意介电常数(dielectric  constant)和介质损在所设计的频率是否合  用。  2、如何避免高频干扰?  避免高频干扰的基本思路是尽量降低高频信号电磁场的干扰,也就是所谓的串  扰(Crosstalk)。可用拉大高速信号和模拟信号之间的距离,或加ground  guard/shunt  traces在模拟信号旁边。还要注意数字地对模拟地的噪声干扰。  3、在高速设计中,如何解决信号的完整性问题?  信号完整性基本上是阻抗匹配的问题。而影响阻抗匹配的因素有信号源的架构  和输出阻抗(output  impedance),走线的特性阻抗,负载端的特性,走线的拓  朴(topology)架构等。解决的方式是靠端接(termination)与调整走线的拓朴。  4、差分布线方式是如何实现的?  差分对的布线有两点要注意,一是两条线的长度要尽量一样长,另一是两线的  间距(此间距由差分阻抗决定)要一直保持不变,也就是要保持平行。平行的方  式有两种,一为两条线走在同一走线层(side-by-side),一为两条线走在上下  相邻两层(over-under)。一般以前者side-by-side实现的方式较多。  5、对于只有一个输出端的时钟信号线,如何实现差分布线?  要用差分布线一定是信号源和接收端也都是差分信号才有意义。所以对只有一  个输出端的时钟信号是无法使用差分布线的。  6、接收端差分线对之间可否加一匹配电阻?  接收端差分线对间的匹配……                       

展开预览

猜您喜欢

评论

登录/注册

意见反馈

求资源

回顶部

推荐内容

热门活动

热门器件

随便看看

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved
×