热搜关键词: 电路基础ADC数字信号处理封装库PLC

rar

基于FPGA的Viterbi译码器设计与实现.rar

  • 1星
  • 2014-03-05
  • 3.52MB
  • 需要1积分
  • 1次下载
标签: 基于FPGA的Viterbi译码器设计与实现

基于FPGA的Viterbi译码器设计与实现

卷积码是广泛应用于卫星通信无线通信等多种通信系统的信道编码方式。Viterbi算法是卷积码的最大似然译码算法,该算法译码性能好、速度快,并且硬件实现结构比较简单,是最佳的卷积码译码算法。随着可编程逻辑技术的不断发展,使用FPGA实现Viterbi译码器的设计方法逐渐成为主流。不同通信系统所选用的卷积码不同,因此设计可重配置的Viterbi译码器,使其能够满足多种通信系统的应用需求,具有很重要的现实意义。  本文设计了基于FPGA的高速Viterbi译码器。在对Viterbi译码算法深入研究的基础上,重点研究了Viterbi译码器核心组成模块的电路实现算法。本设计中分支度量计算模块采用只计算可能的分支度量值的方法,节省了资源;加比选模块使用全并行结构保证处理速度;幸存路径管理模块使用3指针偶算法的流水线结构,大大提高了译码速度。在Xilinx  ISE8.2i环境下,用VHDL硬件描述语言编写程序,实现(2,1,7)卷积码的Viterbi译码器。在(2,1,7)卷积码译码器基础上,扩展了Viterbi译码器的通用性,使其能够对不同的卷积码译码。译码器根据不同的工作模式,可以对(2,1,7)、(2,1,9)、(3,1,7)和(3,1,9)四种广泛运用的卷积码译码,并且可以修改译码深度等改变译码器性能的参数。  本文用Simulink搭建编译码系统的通信链路,生成测试Viterbi译码器所需的软判决输入。使用ModelSim  SE6.0对各种模式的译码器进行全面仿真验证,Xilinx  ISE8.2i时序分析报告表明译码器布局布线后最高译码速度可达200MHz。在FPGA和DSP组成的硬件平台上进一步测试译码器,译码器运行稳定可靠。最后,使用Simulink产生的数据对本文设计的Viterbi译码器的译码性能进行了分析,仿真结果表明,在同等条件下,本文设计的Viterbi译码器与Simulink中的Viterbi译码器模块的译码性能相当。

展开预览

猜您喜欢

推荐帖子 最新更新时间:2024-11-13 04:12

直播回顾:RSL15 - 安森美更高效更智能更安全的 BLE 5.2 蓝牙芯片
直播时间:3 月 31日(周四)上午 10:00-11:30 直播主题: RSL15 - 安森美更高效更智能更安全的 BLE 5.2 蓝牙芯片 观看回放:点击观看 直播资料:点击查看 问答汇总: 1、请问重点一下,今天介绍的安森美BLE5.2蓝牙芯片,相比以前的蓝牙芯片有什么性能提升 A:现在是M33 core
EEWORLD社区 RF/无线
RFID+蓝牙 智能手环进入2.0时代
     随着教育高考改革的推进,各省份逐渐实施走班排课,新的教学方式无论是对学生,还是对学校管理和家校互动都带来新的挑战,学生有更多的监管漏洞机会,家长有更多的担心忧虑,老师和管理者的工作量和责任更大。       现在大部分的软件系统的采集信息输入都需要靠人来执行,同时学生缺少一款实用的信息终端,数据也仅停留在家长和老师之间,随着教育改革的不断推动发展,学生手环因为无娱乐性,佩戴方便,超
灞波儿奔 RF/无线
接收中断写与不写“while (!(IFG1 & URXIFG0));”有什么区别?
1.这两段程序有什么区别? #pragma vector = UART0RX_VECTOR __interrupt void UART0_RXISR(void) {        while (!(IFG1 & URXIFG0));   IFG1 &=~URXIFG0;    RxBuf[RxPoint++]=RXBUF0;   } #pragma vector = UART0R
面纱如雾 微控制器 MCU
2000元的麦克风RODE NTG4+拆解
本帖最后由 littleshrimp 于 2021-3-18 00:26 编辑 麦克风这东西价格从几块钱,十几块钱到成千成万都有。我应该属于耳残党,有时候感觉现在手机的收音效果已经很不错了,除了指向性和高频部分会受影响,其它真听不出差距有多大。 人都说东西贵有贵的道理,作为一名工程师咱不能光凭感觉,听不出来就拆开看,看它多大区别。 第一步,先拧下螺丝底部3颗120度排列的螺丝
littleshrimp 综合技术交流
LDO的PSRR测量
LDO的PSRR测量[size=1em]作者:Hao Wang   深圳模拟工程师PSRR是什么[size=1em]PSRR(Power supply rejection ratio)又称电源抑制比,是衡量电路对于输入电源中纹波抑制大小的重要参数,表示为输出纹波和输入纹波的对数比,单位为分贝(dB)[1],其计算公式为:                                       
okhxyyo 模拟与混合信号
十种常见照明电路
本帖最后由 木犯001号 于 2015-11-10 10:00 编辑 随着我国经济的不断发展,电气技术也在日渐普及,各个行业中从事电气工作的人员也越来越多,这就要求广大从事电工、机械设备操作的技术人员与时俱进,掌握更多的电气方面的设计、安装以及更实际的操作维修技能。为了帮助广大从事电气工作人员掌握更多的电工电路连接的应用知识,特选取十例常见照明电路,目的是给初、中级电工技术人员或想从事电气维修
木犯001号 电源技术
MSP430 时钟模块时钟管理子函数
下边是msp430的时钟管理子函数,使用于大多数的MSP430芯片。   void Init_Clk(void) {    unsigned char i;   WDTCTL = WDTPW + WDTHOLD;  //关闭看门狗   BCSCTL1 &= ~XT2OFF;        //打开XT振荡器   BCSCTL2 |= SELM_2 + SELS;  //MCLK为
灞波儿奔 微控制器 MCU
IP 核可交付成果
  IP 核可交付成果     当一家公司购买 IP 核的许可时,它通常会收到在自己的产品中设计、测试和使用该核所需的一切。IP核设计通常以硬件描述语言HDL提供,类似于计算机软件程序。还可以提供逻辑和测试模式以及信号规范。通常包括所需的任何软件,以及有关已知错误的设计说明和文档。   由于 IP 核有软核和硬核的区别,IP 提供商还需要为这两种不同类型的 IP
modemdesign 综合技术交流

评论

登录/注册

意见反馈

求资源

回顶部

推荐内容

热门活动

热门器件

随便看看

  • 怎么修改wince 5的注册表???
    我用evc改完了wince 5的注册表,重启开发板之后又注册表还是原来的内容?这是为什么?多谢指教
  • 用VHDL实现在一个信号的下降沿之后开始计数
    用VHLD实现在一个信号的下降沿之后开始计数。----------------||||||||||||||||clk------------------------------------------------|||busy -------------------------如图:在busy信号下降沿到来之后,对其低电平进行计数。IF (Rst='1') THENCNT:=0;ELSIF Clk
  • STM32 定时器中断问题
    各位朋友,我现在做一个定时器中断,出现了一个奇怪的问题,问题如下:我写的程序代码定时器TIM3 初始化程序,在我的程序工程中编译没有问题,下载到开发板中不能产生中断。 发现只要添加程序NVIC_InitStructure.NVIC_IRQChannel = TIM3_IRQChannel;(开启定时器中断)后,程序就不能继续执行,中断产生也无法响应。但是吧我的程序添加到别人的定时器中断程序中,程序
  • 综合测评
    [i=s] 本帖最后由 paulhyde 于 2014-9-15 03:09 编辑 [/i]参加了综合测评一定可以拿到国家二等奖吗
  • 请教:无线图像传输 芯片
    要做一个无线图像传输项目,sensor出来是9位图像数据,ISP影像处理器处理图像。现在要加一个wifi协议的模块,不管是a/b/g/n都可以。请教一下,有没有这类ISP芯片,它支持图像处理,又含有wifi收发模组在里面的?请大虾帮忙~~~无线图像传输,有好的方案,也请分享一下啊~~~
  • 堆栈与操作系统
  • 跪求开关电源设计方案 降压式的
  • 困惑中,如何学会数字电路
  • 可控硅与压敏电阻
  • 请教MPLAB IDE编译出错问题.感谢不尽!

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved
×