热搜关键词: 电路基础ADC数字信号处理封装库PLC

pdf

开关电源环路设计与实例详解

  • 1星
  • 2016-02-27
  • 2.3MB
  • 需要3积分
  • 7次下载
标签: 开关电源

开关电源

环路设计

环路设计

实例

实例

可以提高开关电源环路设计水平的实用的教程,例子非常经典。

文档内容节选

4 0 1 23 56 4 4 9 2 7 4 A 7 4 8 9 4 56 0 01 2 1 34 5 66 01 01 301 2 41 5 641 7 702 0 0 8 702 9 0 8 702 9 0 8 9 7 7 7 9 77 7 7020 0 0 8 66 145 3 3 145 6 2 1 6 6 3 3 3 78 2 1 96 0 1 2 3 3 3 ......

"
#
第二篇
磁路与电路设计
第六章
反馈环路的稳定
第一节
在详细讨论反馈环路稳定性问题之前,
首先分析一下反馈环路为什么会振荡。
(环路)
。一般的脉½调制芯片,
½有
! " #
中是一个典型的正激变换器负反馈系统
误差放大器和
$%&
调制器功½。
½对于系统稳定性问题,
只需考虑误差放大器和脉
芯片也会具备其他一些辅助功½,
½调制器就可以了。
对于输出电压
!
的缓慢变化,
系统自然是稳定的。由于输入电压或负½½的变化,
引起
!
的缓慢变化,
其变化通过
"#
(
")
的电阻½络检测,
输入到误差放大器
*+
的反
相端,
*+
同相输入端的参考电压进行比较,
从而½
*+
的输出电压
(也就是
$%&
调制
器的
+
端输入电压)
,-
产生微小变化
(实现系统自动调节功½)
!
上述的
$%&
调制器,
将直流电压
!
,-
+
端)
.
端的三角波
!
(幅值大约为
0 1 23
/
进行比较,
得到矩½脉冲
$%&
脉冲)其脉冲½度
#
’4
等于从三角波开始时刻
#
到直流电
!
,-
.
端三角波相交时刻
#
#
的时间,
此脉冲½度确定了
$%&
芯片输出晶½管的导通
时间,
也就确定了功率晶½管的导通时间。
输入电压
!
56
的缓慢上升将导致
!
7
的缓慢上升,
由于输出电压
!
!
!
7
#
’4
8
$
从而也
引起
!
的缓慢上升。
!
的上升引起反馈
!
9
的上升,
!
,-
变小。因为
#
’4
是从三角波开
½
½
始时刻到
#
#
的时间,
,-
变小将导致
#
’4
的减小,
!
恢复到它的初始值。同理,
56
的下
!
!
降将导致
#
’4
的增加,
以保持
!
不变。
功率开关管的驱动信号是来自
$%&
芯片输出晶½管的信号经过放大得到的。不论
从集电极输出或是发射极输出,
½必须保证其极性正确,
即½输出
!
上升时,
导通时间
#
’4
下降。
注意,
大部分
$%&
芯片的输出晶½管,
½是在
#
0
#
#
时间内导通。½用这类芯片
时,
反馈
!
9
要接到
*+
的反相输入端。采用
:$:
型功率晶½管½为功率开关器件时,
基极
(或者
&;<=*>
管的门极)
可由
$%&
芯片输出晶½管的发射极来驱动。
然而在一些
$%&
芯片中,
>?@A@
输出晶½管的导通时间是从
!
,-
穿越三角波
!
/
$
"
2@)
!
第六章
反馈环路的稳定
的时刻开始的,
直到三角波结束时刻
!
!
为止。对于这类芯片,
"#$
芯片输出晶½管导通
(驱动信号由芯片晶½管射极输出)
被触发导通,
这将½
"
&’
增大
时,
%"%
型功率晶½管
时,
功率晶½管的导通时间增加。这时,
系统变成正反馈而不是负反馈。
()*
一个典型正激变换器的闭环反馈环路
所以,
对于
+,-.-
系列的芯片,
应将反馈
"
/
接到
01
的同相端。这样,
½输出电压
"
2
增大时,
½得功率晶½管导通时间也下降。这时,
同样
+,-.-
输出晶½管导通时间下降,
可用
+,1.-
芯片晶½管发射极输出驱动功率晶½管。
( ) *
所示的电路是一个½频情况下的负反馈稳定系统。在系统内部存在着电压
噪声或电压瞬时变化,
它们是具有连续频谱的正弦博里叶分量。噪声干扰的各分量经过
输出滤波器、
误差放大器和
"#$
"
34
"
/5
等各个环节,
增益和相½½会发生变化。噪声
干扰任意一个分量的增益和相½发生变化时,
½可½会½系统由负反馈变成正反馈,
从而
引起下面所说的振荡。
6-6
"
#
!
"
第二篇
磁路与电路设计
第二节
系统振荡原理
考虑图
! " #
所示的正激变换器反馈系统。假设在某一时刻,
环路在误差放大器的反
相端
$
点断开,
干扰噪声中所有的博里叶分量,
$
点到
!
%&
!
%&
到平均电压
!
’(
再从
的过程中,
会引起增益变
平均电压
!
’(
通过
)
*
*
滤波器返回到
$
(即先前的回路断开处)
+
,
化和相½变化。
现在假设,
$
点注入一个频率为
"
#
的信号,
经过环路各环节后,
最后返回到
$
,
½
成环路响应
%-.*
。注入信号的相½和增益通过系统中各环节后会产生变化。如果经过
环路后返回的信号,
在相½和幅值上与初始信号完全一致,
此时若闭合回路
$
,
闭合到
电路将继续以频率
"
#
振荡。引起并维持振荡的信号,
就是噪声频谱
$
)并移去注入信号,
中频率为
"
#
的傅里叶分量。
一、
电路稳定的增益准则
电路稳定的第一个准则是:
在开环增益为
#
的频率
(通常称为剪切频率、
交越频率或
截止频率) 系统所有环节的总开环相½延迟必须小于
/!01
处,
(译者注:
½者表述和我们习
惯表述不一致。在
$*2%
图中,
我们一般习惯讨论,
开环传递½数的相½裕量和幅值裕量是
。在剪
指开环传递½数幅频特性
(增益特性)
和相频特性,
不包括负反馈引起的
#301
延迟)
切频率处,
总开环相½延迟小于
/!01
(在此频率处,
总开环增益为
#
的角度,
称为相½裕
量。
为了½系统中各器件工½在最恶劣的情况下时,
仍然保持稳定,
通常的设计准则是,
½系统至少有
/41 5 641
的相½裕量。
二、
电路稳定的增益斜率准则
首先引入普遍½用的专用术语来描述增益斜率。增益随频率变化的特性,
通常被描
绘在半对数坐标纸上,
如图
! " 7
所示。如果增益坐标变化的线性距离是
702$
增益的数
值变化
#0
倍) 频率也线性变化
#0
倍,
时,
那么称该
8 702$ 9 #0
倍频程的特性曲线具有
8 #
的斜率。因此,
具有
8 702$ 9 #0
倍频程增益变化的电路,
8 #
的增益斜率表示。
输出和输入之间具有
" #
增益斜率
(频率大于
"
:
; # 9 7
## $#
时)
的基本电路,
是图
!
!
中的
<+
微分器,
其输出与输入之间的增益斜
"
&
7
所示的
<+
积分器电路。图
! "
,
7
(频率小于
"
=
; # 9 7
#7 $7
时)
> #
或者说增益变化为
702$?#0
倍频程。因为½频率
!
增加或减少
#0
倍时,
容抗也增加或减少
#0
倍,
½电阻的阻抗保持不变,
所以这样的电路
#
!
/66
"
第六章
反馈环路的稳定
具有
!"#$%&"
倍频程的增益变化。
’ ( !
)
) 积分电路在超过
!
,
- &%!
"& #&
时,
( !"#$%&"
倍频程的增益,
如果每
&"
倍频程有
*+
!
则这条直线的斜率为
( &
。这种电路被称为
( &
斜率电路。
.
) 微分电路有
/
*+
!"#$
的线性衰减,
增益逐渐接近于
"#$
。如果每
&"
倍频有
!"#$
!"#$%&"
倍频程的增益。在
!
0
- &%!
"! #!
处,
+!
-
"!
$
!
的线性增加,
则这条直线的斜率为
/ &
。这种电路称为
/ &
斜率电路。
1
) 滤波器在临界阻尼
"
3
2+
的条件下,
直到½折频率
&
145
- &%!
!
%
3
#
3
增益为
"
。频率超过
&
145
后,
开始以
( 6"#$%
-
!
%
3
%
#
3
!
½频率每
&"
倍频增加的时候,
阻抗
$
2
$
1
分别以
&"
倍增加和
&"
倍频程的速率衰减。这是因为,
减少。如果每
&"
倍频程有
!"#$
的衰减,
则这条直线的斜率为
( &
&"
倍频程有
6"#$
的衰减,
则这
条直线的斜率为
( !
。这种电路称为
( !
斜率电路
½输出电容器中没有等效阻抗
78*
) 输出
2+
滤波电路
时,
(图
’ ( ! 1
) 具有
( !
( )
者说有
( 6"#$%&"
倍频程)
的增益斜率
(频率大于
&
3
- &%!
!
3
#
3
时)
。这是因为,
½频率
%
96:
#
$
!
"
第二篇
磁路与电路设计
增大
!"
倍时,
电感的感抗增大
!"
倍,
而电容的容抗减小
!"
倍。
# $ %
&
开关整流
’(
滤波器的幅频特性;
)
( 开关整流
’(
滤波器的相频特性
# $
&
所示是对应于不同输出阻抗
!
*
值,
*
(
*
滤波器的幅频特性
%
和图
# $
)
%
#
!
%+#
展开预览

猜您喜欢

评论

登录/注册

意见反馈

求资源

回顶部

推荐内容

热门活动

热门器件

随便看看

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved
×