CADENCE SIP DIGITAL ARCHITECT

CADENCE  SIP  DIGITAL  ARCHITECTSystem-in-package  (SiP)  implementation  poses  new  hurdles  for  system  architectsand  designers.  Increasing  the  number  of  IC  die  not  only  introduces  more  overallcomplexity,  but  these  die  sharing  the  same  power  grid  within  a  package  substratealso  makes  power  delivery  more  complex.  To  address  these  and  other  challenges,CadenceSiP  Digital  Architect  provides  a  unique  environment  to  explore,  define,and  optimize  system  connectivity  and  functionality  between  ICs,  SiP  substrates,and  target  printed  circuit  board  (PCB)  systems.