pdf

基于VHDL 的I2C 总线控制核设计

1星
2013-09-20
77.34KB
需要1积分
0次下载

文档简介
猜您喜欢
推荐下载
推荐帖子
用户评论0

标签：基于VHDL 的I2C 总线控制核设计

从状态机的角度，介绍一种I 2C 控制核的VHDL 设计方法。将其嵌入到FPGA 中，用于实现与TMS320C6000 系列DSP 的接口，并配合DSP 的软件完成对视频采集与显示处理系统中数字视频编、解码器工作模式寄存器的配置及其状态查询。着重介绍I2C控制核的总体设计方案，详细描述其内部命令状态机和时序状态机的工作原理及相应的VHDL 代码。此外，介绍I2C 控制核与DSP 相互通信中断处理机制的VHDL 实现方法。最后，给出在Xilinx 公司的ISE6.1+ModelSimXE5.7c 软件平台中进行EDA 的综合结果与时序仿真图。

展开预览

猜您喜欢

推荐帖子

STM32 F407 discovery 串口通信: 手头有块 STM32 F407 discovery，想试下串口通信但是调了一下午都没有调出来。。。感觉不是很难得东西但是一直解决不了。想请教下，是不是板子自带了ST-link 就不能直接用PA9，PA10做USART1了？我是直接用了一根九针串口转USB的线，把PA9，PA10和GND连接到九针串口的一端（2,3,5号针脚，分别是TX，RX，GND），另一端USB接电脑。程序用的是F407的例程,; 16906 单片机

电源完整性与地弹噪声的高速PCB仿真: 电源完整性与地弹噪声的高速PCB仿真作者：老幕来源：硬件十万个为什么随着信号的沿变化速度越来越快，今天的高速数字电路板设计者所遇到的问题在几年前看来是不可想象的。对于小于1纳秒的信号沿变化，PCB板上电源层与地层间的电压在电路板的各处都不尽相同，从而影响到IC芯片的供电，导致芯片的逻辑错误。为了保证高速器件的正确动作，设计者应该消除这种电压的波动，保持低阻抗的电源分配路径; ohahaha PCB设计

STM32+eclipse环境下优化bin文件大小: 最近公司MDK要收费，不得不转向eclipse开发环境，现在根据网上教程把环境搭好了，但是编译出来的bin文件相比MDK大了18K左右，有没有哪位大神有相关经验指导一下，不胜感激！下图是我设置了优化编译-os，其他下面的项我√了试过，也没用，最后一个其他设置不知道可以如何设置；这里还有一个优化选项，但是各个选项我也试过，bin文件还是没有变小。不知道还有没有其他办法能够优化让bin文件; 29447945 stm32/stm8

GaN RF市场规模会很大吗？: Yole：2025 年，GaN RF市场规模将超过 20 亿美元，在这篇中，过去的几年中，射频（RF）应用由于 GaN 技术的实施而得到了推动。但 GaN RF 市场的主要驱动力仍然是电信和国防应用。他们进一步指出，到 2025 年，整个 GaN RF 市场将从 2019 年的 7.4 亿美元增长到超过 20 亿美元，复合年增长率为 12％。报告指出，自 20 年前首款商用产品问世以来，G; alan000345 RF/无线

一波测试贴的到来~~大家无视吧~~: replyreload += ',' + 3019963;今天还有点无聊，陪玩娃上课回来，就无意间想看看这个重映射，最近正好在搞意法半导体的M0和M3的复用和重映射部分，正好看下雅特力的 STM32上有很多I/O口，也有很多的内置外设I2C,ADC,ISP,USART等，为了节省引出管脚，这些内置外设基本上是与I/O口共用管脚的，也就是I/O管脚的复用功能。但是STM32还有一特别; okhxyyo 国产芯片交流

PCB设计后期检查: 当一块PCB板完成了布局布线，又检查连通性和间距都没有报错的情况下，一块PCB是不是就完成了呢？答案当然是否定。很多初学者也包括一些有经验的工程师，由于时间紧或者不耐烦亦或者过于自信，往往草草了事，忽略了后期检查。结果出现了一些很基本的BUG，比如线宽不够，元件标号丝印压在过孔上，插座靠得太近，信号出现环路等等。从而导致电气问题或者工艺问题，严重的要重新打板，造成浪费。所以，当一块PCB完成了布局; ohahaha PCB设计

上传者

: sinceyoulove; 查看他的其他资源

TI 文字链专区

举报人：
被举报人：	sinceyoulove
举报的资源分：	1
* 类型：
	请您提供公司营业执照和软件相关版权到service@eeworld.com.cn
* 详细原因：

基于VHDL 的I2C 总线控制核设计

文档简介

评论

汽车 模拟

汽车模拟