热搜关键词: 电路基础ADC数字信号处理封装库PLC

doc

内存PCB Layout设计知识

  • 1星
  • 2013-09-29
  • 32.5KB
  • 需要1积分
  • 0次下载
标签: 内存

内存

Layout

Layout

设计

设计

知识

知识

                        内存PCB  Layout设计知识内存PCB  Layout设计知识DDR内存怎么控制时序?看DDR  Spec了解其时序要求转换为layout走线要求,包括1,Address总长要求,其与clock的比较within  a  num2,CTL/CMD总长要求,其与clock的比较3,DDR  Clock总长要求以及其differential  skew4,Data总长要求,group(data          ,          DQM,DQS)的skew,DQS            (0:7)orDQS(0:15)与clock的比较具体还包括series                          resistor¶llel                            resistorvalue要求以及placement等等,具体可以去看各ddr的spec,以及Design  guide1.Address  Bus  请先拉至中间再往上面,分配至BGA  IC。2.CLK#0  ,  CLK0  ;CLK#1  ,  CLK1  ;CLK#2  ,  CLK2为三对PAIR,除了本身等长外,与其它的线需有25Mil  的安距做内存的话,到JEDEC网站上下载DDR SDRAM DIMM设计规范。做主板的话,到INTEL网站上下载支持DDR SDRAM芯片组的设计指导我有几个问题:1。地址线是否应该采用星形布线,那么Vtt的终端电阻应该如何放置,可不可以放在星形的连接点处?2。我希望尽量减少板面积,所以打算正反贴,我看内存条也是这样放的,可以吗?3。如果我只是在主板上贴有四片DDRmemory,要求clock能达到150Mhz,请问在布线方面有什么具体的要求呢?恳请各位DX指导,谢谢地址线是否应该采用星形布线,那么Vtt的终端电阻应该如何放置,可不可以放在星形的连接点处?根据你的拓扑仿真结果确定VTT电……                       

展开预览

猜您喜欢

评论

登录/注册

意见反馈

求资源

回顶部

推荐内容

热门活动

热门器件

随便看看

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved
×