理解和检定定时抖动
理解和检定定时抖动
入门手册
cn.tektronix.com/jitter
1
入门手册
目½
引言 ...................................................................... 3
第一章：抖动的结果 ............................................. 3
计算机总线设计................................................. 3
串行数据链路..................................................... 4
第二章：什么是抖动？ ......................................... 4
2.1.“短期”的界定：抖动与漂移的关系. ......... 4
.
2.2.“重要时点”的界定：参考电平.................. 5
2.3.“理想½½”的界定：时钟恢复.................. 5
2.4.周期性抖动、周期间抖动和 TIE................... 6
第三章：抖动测量和可视化 .................................. 8
3.1.抖动统计...................................................... 8
3.2.抖动直方图.................................................. 8
3.3.抖动与时间关系 ( 时间趋势 ). .................... 10
.
3.4.抖动与频率关系 ( 抖动频谱 ). .................... 11
.
3.5.眼图........................................................... 12
第四章：抖动的分离 ............................................ 13
4.1.分解抖动的动机.......................................... 13
4.2.抖动模型..................................................... 13
4.2.1.随机性抖动......................................... 14
4.2.2.确定性抖动......................................... 15
4.2.3.周期性抖动......................................... 15
4.2.4.数据相关抖动. .................................... 16
.
4.2.5.占空比相关抖动.................................. 16
4.2.6.有界不相关抖动 (BUJ)........................ 17
4.2.7.亚速率抖动 (SRJ)............................... 17
.
4.3.综合考虑................................................... ..18
第五章：抖动与误码率的关系 .............................. 20
5.1.抖动预算..................................................... 20
5.2.浴缸曲线..................................................... 21
5.3.BER 实例.................................................... 22
第六章：小结 ....................................................... 23
附½ A：缩略语词汇表. .................................... 23
.
参考资料........................................................... 23
2
cn.tektronix.com/jitter
理解和检定定时抖动
引言
定时抖动是采用电压½换表示定时信息的所有电子系统中
不受欢迎的伴生物。从历史上看，通过采用相对较½的信令
速率，电子系统已经减少了定时抖动 ( 或简称为“抖动”)
的不利½响。结果，与其破坏的时间间隔相比，抖动引入的
误差已经很小了。½前高速串行总线和数据链路有关的定时
½量表明，必须在整个系统中更加严格地控制抖动。
随着信令速率攀升到 2.GHz 以上，
同时电压摆幅不断缩小，
以节约功率，系统中的定时抖动占信令间隔的比例正变得越
来越大。在这些情况下，抖动已经成为限制性½的一个基本
因素。为成功地设计高速系统，可靠地满足性½要求，首先
要理解什么是抖动及怎样检定抖动。
本文第二章将介绍更加全面的抖动定义，½从概念上讲，抖
动是定时边沿偏离了“正确的”½½。在基于时钟的系统中，
定时抖动是最明显、最直接的不理想½式。在采用噪声½式
时，
必须把抖动½为随机过程进行处理，
并检定其统计特点。
如果有一种方式½够测量抖动统计数据，那么可以比较各个
元器件和系统，选择上下限。½是，单纯通过这种方法并不
½有效地提炼和调试尖端设计。只有全面分析抖动，才½隔
离根本原因，从而可以系统地减少抖动，而不是通过试错法
来处理这个问题。这种分析采用抖动可视化和分解的½式，
本文第三章和第四章对此进行了详细的讨论。
½管电子抖动和光抖动的成因、行为和检定之间有许多类似
之处，½用来测量光系统中的抖动的设备与电子系统中½用
的测量设备不同。本文的主要重点是电子系统的抖动问题。
第一章：抖动的结果
“猜测的成本很½。
½猜错了，
却要付出高昂的代价。
”
-Chinese.Proverb
为什么应该关注抖动呢？抖动对系统性½有什么½
响？在本章中，我们考察了两种情况：高速计算机
总线和串行数据链路。对每种情况，我们½更加详
细地考察了抖动的具½½响。
计算机总线设计
假设您正在研制一种新的嵌入式处理器设计，在读
取闪存时发现偶尔出现数据错误。您怀疑在写启动
(WE) 的上升沿方面，生成闪存芯片启动 (CE) 的地
址解码没有满足设½时间要求。您½用高速示波器
测试了 CE 和 WE 信号，观察其定时关系。在单击
采集 10 次后，您测量的时长为 87.-.92.ns，高于
最½建立时间 75.ns，看起来似乎½量还不错。½
足够的½量是多少呢？采集次数是否足以消除您担
心有时会违反建立时间要求的疑虑呢？违反时间要
求的概率有多大呢？
在以无穷大的½辉模式分析几百万个波½之后，您
看到建立时间最短为 82.ns，您确定建立时间可½
还是有问题。½问题是由于什么原因引起的？是系
统时钟周期变化、
还是地址解码器、
还是其它原因？
cn.tektronix.com/jitter
3
入门手册
串行数据链路
您的千兆½以太½物理层收发机芯片马上就要研制成功了，
您有点担心不久将由外部测试机构进行的一致性测试。标准
文件中的规范要求测量相对于局部数据时钟的数据抖动，另
外要求测量时钟相对于无抖动参考源的抖动，等等。不管是
哪种情况，您½希望保证拥有足够的½量，在一致性测试实
验室中½够获得满意的结果。
通过以无穷大的½辉模式½用示波器，您开始检查数据时钟
上的峰到峰抖动。由于示波器可以在屏幕上定义直方图框，
您½用这种功½，生成边沿½½的直方图。您发现峰到峰值
为 550.ps，规范要求的峰到峰值必须小于 300.ps。幸运的
是，
300.ps 规范是在通过 5.kHz 高通滤波器滤波后的抖动。
不幸的是，您没法知道直方图中哪些部分的抖动是由于频率
½引起的，而可以完全½略这部分抖动。
您检查了相对于时钟的数据线上的抖动，发现这一抖动也危
险地接近规范极限值。½是，您怀疑这一抖动并不是芯片内
部原因引起的，而是由于测试板导致的，这个测试板不符合
布½不同数据线的优质设计惯例。您知道，抖动可½源自测
试板上的开关电源，½必需确定测得的抖动有多少是由这个
来源引起的。
这种情况和上面的情况说明，即½高性½示波器有时也不½
提供足够的功½，来解答所有问题。为真正保证设计的可信
度，您可½需要两种额外的工具，这些工具可以用来执行先
进的抖动分析，有效地掌握定时抖动的基本成因和特点。
第二章：什么是抖动？
SONET 规范提供了简单、直观的定义
1
：
“抖动可以定义为数字信号在重要时点上偏离理想时间½
½的短期变化。”
这个定义指明了抖动的本质，½在明确½用这一定义前，还
必须具½了解某些单独的术语 ( 短期、
重要时点、
理想½½ )。
在所有实际应用中，抖动具有随机成分，因此必须½用统计
术语指定抖动。必须½用平均值和标准偏差等指标以及½信
区间等项目，建立有意义的、可复现的测量。½管意义重大，
½从统计数学角度分析这些基本概念超出了本文讨论的范
畴，本文最后的参考资料为希望更加深入地探讨这些概念的
读者提供了部分参考书目。
2.1 “短期”的界定：抖动与漂移的关系
根据惯例，人们在对偏差与时间关系进行傅立叶分析的基础
上，
把定时偏差分成两类，
分别称为抖动和漂移。第 3.3.–.3.4
(
节中更加详细地介绍了这类分析 ).发生得慢的定时偏差称为
漂移
。抖动 则是指发生得比较快的定时偏差。
ITU2 把漂移和抖动之间的门限定义为 10.Hz，½也可½会
遇到其它定义。在许多情况下，漂移对串行通信链路½响很
小或没有½响，因为时钟恢复电路可以有效地消除漂移。
4
cn.tektronix.com/jitter
理解和检定定时抖动
2.2 “重要时点”的界定：参考电平
根据我们的定义，重要时点是指数字信号的逻辑状态之间的
½换或边沿。更具½地说，重要时点是指½换信号跨过选定
的振幅门限的那一刻，振幅门限可以称为参考电平 或判定门
2.3 “理想½½”的界定：时钟恢复
在½够测量数字信号偏离理想½½之前，必须先识别理想½
½。对时钟类信号 (1 和 0 交替 )，理想½½在概念上与无抖
动时钟对应，无抖动时钟的中间频率和相½与被测时钟相同。
对数据信号要特别注意，因为½相同½在一行中重复两次以
上时，不会发生任½事件 ( ½换 )。时钟恢复是指建立参考
时钟定时的过程。
时钟恢复的方法之一是½用在最小二乘法中最有效地拟合被
测事件的恒定频率的时钟。这意味着采用的参考时钟的½式
为：
.................................A*sin(
w
c
t.+
f
c
)
其中
w
c
和
f
c
是常数。选择这些常数时要保证参考时钟和被
测时钟之间的时间误差的平方和达到最小。在分析长度有限
的连续数据块时，这是一个优秀的方法。如果数据时长足够
长，那么抖动测量结果可½会包括漂移和抖动。在这种情况
下，可以在以后½用高通滤波器，去掉漂移成分。
时钟恢复的另一种有效方法是½用锁相环 (PLL)。PLL 连续
跟踪被测数据符号速率中缓慢的变动。结果，它对信号中保
留的抖动½为高通滤波器½用。由于大多数数据通信链路在
接收机中½用 PLL，所以这种测量方法具有一个优点，可以
½用被测器件建立系统行为模型。
为实现测量的一致性和复现性，许多数据通信规范定义了黄
限
。对两个电平的信号 ( 这是迄今最常见的情况 )，通常½
用信号电压平均值½为这个参考电平。如果将由 Schmitt 触
发器输入接收相关信号，那么在分析上升沿时，可½希望½
用一个参考电平，在分析下降沿时可½希望½用不同的参考
电平。
在我们的定义中，“数字信号” 可½是比较乐观的说法，因
为对高速信号，½换是具有上升时间和½换速率限制的模拟
事件。在很短的有限时间内，在信号倾斜通过参考电平时，
破坏波½的任½电压噪声将成比例½换成定时抖动。
金 PLL
。在这里，黄金只是指 PLL 特点具有精密的定义和严
格的控制。如果½用符合这些规范的 PLL 在多个器件上测量
抖动，那么可以客观地比较抖动，并在逻辑上把抖动与器件
将½用的系统关联起来。
cn.tektronix.com/jitter
5
京公网安备 11010802033920号
Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved
评论