文档解析
本文是赵恒，MathWorks中国项目工程师所作的关于FPGA开发流程中的HDL代码生成和验证的演讲。文中指出，当前ASIC/FPGA项目普遍面临进度延误和问题发现晚的问题，其中大部分项目时间被用于验证工作。演讲主要围绕基于模型的FPGA开发、HDL代码生成和FPGA验证三个主题展开。强调了在芯片设计过程中需要多方面知识，包括算法、系统架构、系统集成等，同时指出了团队间沟通不畅和需求变更适应性差等问题。提出了基于模型的设计方法，以优化算法实现、生成验证模型、增加硬件细节，并灵活适应需求变化。介绍了MATLAB、Simulink和Stateflow等工具在设计中的应用，以及如何通过这些工具进行系统拆分、算法细化、硬件架构设计和优化。还讨论了定点化、浮点代码生成、时序优化等技术细节，并展示了HDL Coder的新特性，如模型自动检查和HDL代码标准认证。最后，通过案例说明了如何使用这些工具和方法加速算法实现和FPGA部署，以及它们在无线通信和图像处理领域的应用。
猜您喜欢
推荐内容
开源项目推荐 更多
热门活动
热门器件
用户搜过
随便看看
热门下载
热门文章
京公网安备 11010802033920号
Copyright © 2005-2026 EEWORLD.com.cn, Inc. All rights reserved
评论