热搜关键词: 机器人电路基础模拟电子技术matlablinux内核

pdf

APEX-I~1

  • 1星
  • 2013-10-19
  • 108.34KB
  • 需要2积分
  • 0次下载
登录/注册

意见反馈

求资源

回顶部

推荐内容

热门活动

热门器件

随便看看

  • STM32L系列RTC使用HSE/16作为时钟源遇到的问题和解决
    由于种种原因,所用的硬件没有LSE的晶振,在使用RTC模块的时候,一开始呢使用的是LSI作为时钟源,在单板上调试好后对时间精度要求不高的情况下倒是可以使用,但是LSI的时钟是一个范围值,导致每个板子的RTC_SynchPrediv的值是不一样的,就没有办法作为量产的设置。所以就考虑了用HSE作为时钟源(产品对精度要求一般),看了一些手册RTC的时钟源不能超过1M所以就对HSE进行了16分频,结合S
  • nfs挂载访问虚拟机
    主机平台: UBUNTU14.04硬件平台:IMX6-EK200-6Q-1G内核版本 :linux-4.1.15文件系统:L4115-fsl-image-qt5-myimx6a9.tar.bz2首先,需要在设置虚拟机的网络,使虚拟机与开发板在同一网关下且虚拟机与开发板能够相互ping通(若能够相互ping通,请忽略)设置与开发板的IP,在开发板上执行:# ifconfig eth0 192.168
  • 谁有闲置的jlink V8砸过来
    谁有闲置的jlink V8砸过来,想收一个:pleased:
  • 分享DSP中对中断的理解
    1 中断概述  中断定义:由硬件或软件驱动的信号,使DSP将当前的程序挂起,执行另一个称为中断服务子程序(ISR)的任务。  C55x支持32个ISR。有些ISR可以由软件或硬件触发,有些只能由软件触发。  当CPU同时收到多个硬件中断请求时,CPU会按照预先定义的优先级对它们做出响应和处理。  所有的软件中断都是不可屏蔽中断  DSP处理中断的步骤:  (1)接收中断请求。软件和硬件都要求DSP
  • synplify pro 可以综合altera的PLL吗?
    derive_pll_clocksset sclk SYS_PLL|altpll_component|pll|clk[0]set pclk SYS_PLL|altpll_component|pll|clk[1]set sd_clk SYS_PLL|altpll_component|pll|clk[2]我的synplify工程中的sdc文件中约束altera pll的约束synplify pro报错
  • 恩智浦Cortex开发板免费申请
  • 你要得太多
  • 12月6日上午10:00有奖直播:如何使用Microchip安全方案为IoT设备保驾护航
  • 有没有PCB的高手来指点一下啊?????
  • 求教各位大神

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved
×