xilinx ise 14.7入门级教程
文档内容节选
Xilinx ISE Design Suite147开发流程由 于 星期三 05062015 1544 发表1打开ISE Design Suite1472新建项目 FileNew Project一般新建一个文件夹来保存项目3选择设备平台我这里是basys2开发板的，所以我根据这款板子选择配置4项目总览5项目创建完成6新建源文件 选择Verilog Module 填入File Name 然后next端口可设置可不设置这里我先设置了文件总览7编写硬件代码8编译文件，编译通过后可以查看RTl视图，或者添加ucf约束文件，也可以做仿真参考ISim仿真 9添加ucf约束文件，跟建院文件一样，不过这里选择IMplementation Constraints File ，填写File name ，然后next，接着finish10编写约束文件10再次编译 11配置目标设备 12下载到板子上 边缘扫描初始设备有的同学可能扫描不到设备，这可能是驱动没装好选择文件选完之后不选SPi or BPI PROM 选 no一般测试不选，如果要固化就可以选择确定一下文件是否选对了烧录 在第一颗芯片右键，然后点......
猜您喜欢
京公网安备 11010802033920号
Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved
评论