使用CMOS技术的可编程低压降稳压器的设计

低压降稳压器（LDO）是设计用于提供稳定且指定的DC电压且输入至输出电压差较低的电路。为了采用一种新的电源管理方法来设计一种低压差稳压器，该稳压器提供了一种现代的片上系统（SoC）解决方案，并能够满足当前的商业需求以及未来的未来需求，设计可提供全方位性能的LDO稳压器。此LDO应注意各种性能矩阵。同样，未来的nm技术在实现大多数性能规格方面也具有更多优势。本文提出了一种低压低压差稳压器，该稳压器能够通过使用两个二进制输入控制信号来提供低压差小的稳压输出，并提供一系列不同的电压。整个电路采用32  nm技术进行设计，并使用Microwind工具进行仿真。该设计利用了一个共基共栅电流放大器，该放大器与在亚阈值区域内工作的高阈值PMOS一起使用，负责提高增益并产生所需的输出电压。

Low  drop-out  regulators  (LDO)  are  circuits  which  are  designed  to  provide  a  stable  and  specified  DC  voltage,  with  a  low  input-to-output  voltage  difference.  To  get  a  new  approach  of  power  management  towards  a  design  of  a  low  drop-out  voltage  regulator  that  provides  a  modern  system  on  chip  (SoC)  solution  and  fulfils  the  present  commercial  requirements  as  well  as  the  upcoming  demands  of  the  future,  it  becomes  necessary  to  design  the  LDO  regulator  which  gives  all-rounder  performance.  This  LDO  should  beware  of  various  performance  matrices.  Also  future  nm  technology  offers  more  advantages  in  achieving  most  of  the  performance  specifications.  This  paper  presents  a  lowvoltage  low-dropout  regulator  that  is  capable  of  providing  regulated  output  with  small  drop-out  voltage  and  offers  a  range  of  different  voltages,  by  using  two  binary-input  control  signals.  The  entire  circuit  has  been  designed  in  a  32  nm  technology  and  simulated  using  Microwind  tool.  This  design  utilizes  a  cascode  current  amplifier  used  with  a  high  threshold  PMOS  operated  in  the  sub-threshold  region,  which  is  responsible  to  boost  the  gain  and  yield  the  desired  output  voltage.