下载中心>资源分类>FPGA/CPLD>其他>FPGA高级时序综合教程.pdf

pdf

FPGA高级时序综合教程.pdf

1星
2021-01-30
382.58KB
需要1积分
26次下载

下载资源

文档简介
文档解析
猜您喜欢
用户评论0

标签： FPGA Verilog

FPGA书箱：FPGA高级时序综合教程

Advanced Timing

Constrain

Xilinx GSD Asia Pacific

Agenda

•

约束（Constraints）的一般概念

–

有哪些约束？

怎么用这些时序约束？

•

对设计进行时序约束

–

Overview

•

介绍

基本时序约束

建立分组

其他约束

约束优先级

The UCF File

•

UCF =

用户约束文件（

User Constraints File）

可以用文本编辑器和Xilinx

Constraints Editor（GUI）进行编辑的

一个简单的文本文件

–

约束编辑器不支持所有的约束

•

除了Xilinx定义的专门用于约束的关键字：象

PERIOD, HIGH,

LOW, ns, ps,

等等外，其½字符是大小写敏感的

每条约束以分号“;” 结尾

以“＃”号开头表明接下来的是注释

对于约束描述的次序没有特殊要求

Review of Constraint Flow

LOGICAL DOMAIN

XNF/EDIF netlist

UCF

User Constraints File

NCF

Synthesis Constraints

File

DESIGN

TRANSLATION

NGDBUILD

PCF

Physical Constraints

File

MAP

PHYSICAL

DOMAIN

TRCE

PAR

FPGA Editor

展开预览

文档解析

这份文档是Xilinx公司在2003年发布的关于高级时序约束的详细介绍和指南，主要面向使用Xilinx FPGA产品的硬件设计工程师。文档从时序约束的基本概念入手，逐步深入到如何对设计进行时序约束，包括基本时序约束、建立分组、其他约束以及约束优先级等关键技术点。详细介绍了用户约束文件（UCF）的格式和语法，解释了时钟周期估计、时钟约束、输入和输出偏移约束、PAD到PAD约束等概念，并提供了相应的实例和应用场景。此外，还讨论了如何使用Xilinx的约束编辑器，以及在设计过程中如何处理跨时钟域路径、多周期延迟、已知不相关时钟等问题。文档最后提供了进一步学习和获取支持的资源链接和联系方式，确保设计者能够充分利用Xilinx提供的工具和知识库来优化自己的FPGA设计。

猜您喜欢

上传者

: 太白金星; 查看他的其他资源

TI 文字链专区

举报人：
被举报人：	太白金星
举报的资源分：	1
* 类型：
	请您提供公司营业执照和软件相关版权到service@eeworld.com.cn
* 详细原因：

FPGA高级时序综合教程.pdf

文档简介

评论

汽车 模拟

汽车模拟