认证与电磁兼容卷
Cert if icat ion & EMC
E M C
信号完整性与电源完整性的仿真分析与设计
Ｔ½½ Ｅ½½½½½½½½ Ａ½½½½½½½ ½½½ Ｄ½½½½½ ½½ Ｓ½½½½½ Ｉ½½½½½½½½½½ ½½½
Ｐ½½½½ Ｓ½½½½½ Ｉ½½½½½½½½½½
李 荔
（ 安捷伦科技）
E M C
Li Li
( A gilent Te chnologies)
摘 要： 为了½设计人员对信号完整性与电源完整性有个全面的了解，文中对信号完整性与
电源完整性的问题进行了仿真分析与设计，也从系统的角度对其进行了探讨。
关键词： 信号完整性； 电源完整性； 电流密度； 仿真
中图分类号： Ｔ Ｎ ７ ０ ２
文献标识码： Ａ
文章编号：１００３－０１０７（２００６）０５－００７９－１０
A bstract:
To help designer s have a compr ehensive under standing of signal integrality and power
supply integr ality, the essay carr ied through the emulation analysis and design of signal integr ality
and power supply integr ality and discuss the matter on system angle.
Key words:
S ignal integr ality;P ower supply integr ality;Cur rent density;E mulation
CLC number:
TN702
Document code:
A
Arti cl e ID :1003-0107(
2006) 05-0079- 10
79
１ ． 简介
信号完整性是指信号在通过
一定距离的传输路径后在特定接
收端口相对指定发送端口信号的
还原 程度。在讨论信号完整性设
计性½时，如指定不同的收发参
考端口，则对信号还原程度会用
不同的指标来描述。通常指定的
收发参考端口是发送芯片输出处
及接收芯片输入处的波½可测点，
此时对信号还原程度主要依靠上
升 ／ 下降及保持时间等指标来进行
描 述 。而如果指定的参考收发端
口是在信道编码器输入端及解码
器输出端时，对信号还原程度的
频 ２０６．１８½Ｈ½ 处 ３½Ｂ 有超标发射，
其它辐射较大的频点是基波频率
２０６．１８½Ｈ½ 的一次、
二次、
三次、
四
次、五次谐波发射，仔细分析超标
频点处场强（见表 ４－２）及辐射较
大频点处的场强，可以看出，预实
验测试结果和标准实验室测试结果
基本一致，从而就验证了 ＰＣＢ 电磁
辐射预实验技术的可靠性。
描述将会依靠误码率来描述。
电源完整性是指系统供电电
源在经过一定的传输½络后在指定
器件端口相对该器件对工½电源要
求的符合程度。同样，对于同一系
统中同一个器件的正常工½条件而
言，如果指定的端口不同，其工½
电源要求也不同（在随后的例子中
将会直观地看到这一点）
。通常指
定的器件参考端口是芯片电源及地
连接引脚处的可测点，此时该芯片
的产品手册应给出该端口处的相应
指标，常用纹波大小或者电压最大
偏离范围来表征。
图 １ 是一个典型背板信号传输
要技术，
ＰＣＢ是电子设备的核心，
本
文通过实验论证了其电磁辐射预实
验技术的可靠性，这种方法不½可
以及时发现问题，帮助设计人员改
进电路设计，同时也对电子产品顺
利通过电磁兼容标准认证具有重要
意义。
◆
的系统示意图。本文中“系统”一
词包含信号传输所需的所有相关硬
件及½件，包括芯片、封装与 ＰＣＢ
板的物理结构，电源及电源传输½
络，所有相关电路实现以及信号通
信所需的协议等。从设计目的而
言，需要硬件提供可制½的支撑及
电信号有源 ／ 无源互联结构；需要
½件提供信号传递的传输协议以及
数据内容。
在本文的以下内容中，将会看
到由于这些支撑与互联结构对电信
号的传输呈现出一定的频率选择性
衰减，从而会½设计者产生对信号
完整性及电源完整性的担忧。而不
Ｔ½½½½½½½½½ Ｓ½½½½½［Ｍ½．Ｊ½½½ Ｗ½½½½
＆Ｓ½½½， Ｉ½½．１９８８．
［３½ Ｊ½½½ Ｒ．Ｂ½½½½½，Ｅ½½½½½½½½½
Ｓ½½½½½ Ｄ½½½½½：Ｉ½½½½½½½½ ½½½ Ｎ½½½½
Ｃ½½½½½½ Ｔ½½½½½½½½½．
［４½ 刘鹏程，邱扬．电磁兼容原理及
技术［ Ｍ ½ ．北京： 高等教育出版社，１ ９ ９ ３ ．
［ ５ ½ 陈淑凤等．电磁兼容实验技术
［Ｍ½ ．北京： 北京邮电大学出版社，２ ０ ０ １ ．
［６½ 蔡仁刚．电磁兼容原理、设计和
预测技术［ Ｍ ½ ．北京： 航空航天大学出版
社，１９９７ ．
［７½ 王家礼等．电磁场与电磁波［ Ｍ ½．
西安： 西安电子科技大学出版社，２ ０ ０ ０ ．
参考文献：
［１½ Ｄ½½½ Ｗ Ｇ ½½½ Ｗ½½½½ Ｒ Ｊ．ＥＭＩ．
Ｐ½½½½½½½½½ ½½½ Ａ½½½½½½½ Ｔ½½½½½½½½½
［Ｍ½．Ｄ½½ Ｗ½½½½ Ｃ½½½½½½½½½½，Ｉ½½．１９７２．
［２½ Ｏ½½ Ｈ½½½½ Ｗ．Ｎ½½½½ Ｒ½½½½½½½½
５． 结束语
电磁兼容预实验技术是产品
在研制过程中电磁兼容性测试的重
・２ ０ ０ ６ 第 ０ ５ 期・
ELECTRONIC S QUA LITY
E M C
同传输协议及不同数据内容的表达
方式对相同传输环境具备不同适应
½力，½得设计者需要进一步根据
及无源互联结构基本上½在一种层
叠平板结构上实现。这种层叠平板
结构可以由三类元素组成：正片结
构、负片结构及通孔。正片结构是
指该层上的走线大多为不同逻辑连
接的信号线或离散的电源线，由于
在制版光刻中所有的走线½会以相
同图½的方式出现，所以被称为正
片结构，有时也被称为信号层；负
认证与电磁兼容卷
Cert if icat ion & EMC
时也称为平面层（细分为电源平面
层和地平面层）
；而通孔用来进行
不同层之间的物理连接。目前的制
造工艺中，无论是芯片、封装以及
Ｐ Ｃ Ｂ 板大多½是在类似结构上实
现。
版图完整性设计的目标在于
½提供给系统足够½的信号通路以
及电源传递½络。½实际的物理连
接并不是理想的，以上述经由过孔
的导线为例，在高频时表现出较明
显的衰减。
电流密度分布的显示对于版
图完整性设计与分析有着重要的意
义。因为通过电流密度的显示可以
直观地观察到信号的寄生耦合½½
以及强度，从而帮助版图调试者有
E M C
80
实际的传输环境来选择或优化可行
的传输协议及数据内容表达方式。
为描述方便起见以下用“完整
性设计与分析”来替代“信号完整
性与电源完整性设计与分析”
。
２ ． 版图完整性问题、分析与设
计
上述背板系统中的硬件支撑
片结构则是指该层上基本上是相同
逻辑连接的一个或少数几个连接
（通常是电源连接或地连接）
，通常
会以大面积敷铜的方式来实现，此
时光刻工艺中用相反图½来表征更
加容易，所以被称为负片结构，有
图 １ 背板信号传输的系统示意图
注： 上图是图 ２ 结构在 ３ＧＨ½ 激励下顶层导线电
流密度的分布状况。从左图中可以看出高频下
电流在导线上的传输呈现出边缘效应。而其传
输响应在 ３ＧＨ½ 时有大约 ０．７½Ｂ 的衰减
图 ３ 互联结构在高频激励时的表现示意图
（½）版图
（ ½ ）版图所对应的层叠结构
注：上图中不同颜色代表电流密度强度，颜色越红表
示电流密度越大。该图表示的是在输入输出负½½½为
５ ０ 欧姆时图中结构所得到的电路密度分布图。
（ Ｃ ）该版图的电磁场仿真结果
图 ２ 层叠结构示意图
ELECTRON IC S QUA LITY
图 ４ 一个简单的信号完整性分析例子
・２ ０ ０ ６ 第 ０ ５ 期・
认证与电磁兼容卷
Cert if icat ion & EMC
E M C
传输或串扰性½。
对于电源完整性而言，期望增
加电源与地之间的容性耦合，因为
可以帮助滤除电源中的交流波动。
在实际应用中，往往采取加解耦电
容的方法。对于电源完整性设计而
言，电流密度改动的动态显示可以
帮助设计者直观了解到电源½络中
振荡现象产生的原因。从而帮助设
计者确定加解耦电容的最½½½。
图 ５ 模拟了一种简单的电源传
递½络： 电源平面和地平面是规整
的矩½，这有助于定性的验证电磁
场仿真结果。工½器件与供电电源
分别连接在矩½的两个对角上。假
设工½器件对于该供电½络的阻抗
针对性地采取耦合或解耦方案。以
上结果以矩量法仿真得到。
对于信号完整性而言，首要任
务是保证信号通路在一定负½½情况
下呈现良½的匹配状况； 同时避免
不期望的寄生耦合改变已设计½的
匹配状况。利用电磁场仿真不½可
以准确得计算实际版图结构中信号
通路的匹配状况，同时也可以计算
信号通路周围结构带来的寄生耦合
（如果周围是信号线则通常被称为
串扰）
，其强度可以直接表征为周
围走线或平面上感应所产生的电流
密 度 ，从而可以帮助优化版图结
构。
图 ４ 中电流密度分布的½½描
述了在特定频点激励下发生串扰耦
合的具½部½，而 Ｓ 参数仿真结果
则给出了不同频率信号激励下串扰
的强度。除改变线距外，周围其它
电磁回路环境的改变同样会造成信
号传输及串扰状况的不同。一个典
型的例子是利用层与层之间的屏½
可以改善原本放在顶层的走线信号
E M C
为 ２０ 欧姆。
利用电磁场仿真可以观
察电流从端口 １ 流入经过该电源传
递½络再从端口 ２ 流出的损耗状
况。
仿真结果如图 ６ 所示。可以看
到图（½）的结构在 １ＧＨ½ 频段内出
现三个主要谐振区域，分别在
２００ＭＨ½、５００ＭＨ½ 以及 １ＧＨ½ 附近。
分
别用三个谐振频点来激励端口 １ 并
动态显示电流密度分布的变化趋
81
图 ５ 简单的电源传递½络仿真
图 ６ 仿真结果：Ｓ 参数及电流密度分布的动态显示
・２ ０ ０ ６ 第 ０ ５ 期・
ELECTRONIC S QUA LITY
E M C
势，可以直观地发现：２００ＭＨ½ 附近
的谐振主要是沿矩½的对角方向，
并且相对应的特征尺寸为两倍对角
的显示可以了解振荡原因，从而采
取针对的方法。针对上面这个例
子，可以加一个过孔来模拟解耦电
容的½用，并通过改变过孔的½½
来观察到谐振模式及谐振点的变
化，从而找到最½的解耦电容放½
处。
以上例子中的谐振现象甚至
可以定性直观地预计到，以上所述
不同特征尺寸与不同谐振频点½½
的对应关系可以说明这一点，½这
是因为假设的电源平面是规整½
状。实际的电源传递½络远比上面
的例子要复杂，很难定性预计谐振
的模式，½利用上述仿真的手段，
仍然可以沿用类似的方法来确定谐
振的原因并采取针对性的措½。
认证与电磁兼容卷
Cert if icat ion & EMC
要求的不断提高。了解这些接口标
准是完整性设计中必要的一环。因
为从版图完整性的分析过程不难看
出，只有结合互联结构两端的负½½
特性对版图的仿真结果才具有实际
意义，而负½½特性是由其连接的电
路特性所决定的。随着传输速率的
不断增加，翻½速率控制电路、驱
动负½½控制电路等措½被广泛½
用，这些措½为完整性设计者提供
了更多的优化空间。在具½的完整
性分析中，需要结合这些控制的实
际实现方式，因为这些可½变化的
控制会½响到电路的负½½特性以及
波½性½。另外，芯片上解耦电容
的实现也是 Ｉ Ｏ 电路设计者的任务
之一。
以上电路仿真图中包括了芯
E M C
82
线长度（因为过孔的连接）
；５００ＭＨ½
附近的谐振主要是沿矩½的长边方
向，相对应的特征尺寸为长边的长
度；１ＧＨ½ 附近的谐振主要是沿矩½
的短边方向，相对应的特征尺寸则
为短边的长度。
上述谐振区域的存在对于电
源完整性的危害在于： 如果工½器
件（以典型的 ＣＭＯＳ 器件为例）在谐
振频点上工½，会产生同样频点的
电源电流需求，然而因为谐振的关
系，从供电电源端到器件电源输入
端会产生明显的压降，从而可½½
工½器件上实际的工½电压达不到
预期值，导致性½恶化甚至无法正
常工½。
解决上述问题的方法在于采
用某种手段½得电源½络的谐振区
远离器件的工½频率，常用的方法
是加解耦电容。通过电流密度分布
４ ． 电路完整性设计与分析
从 ＴＴＬ、ＧＴＬ 到 ＨＳＴＬ、ＳＳＴＬ 以
及 ＬＶＤＳ，目前芯片接口物理标准
的演变反映了集成电路工艺的不断
进步，同时也反映了高速信号传输
片、封装及 ＰＣＢ 板信号线互联及电
源互联的等效模型（½然也可以由
更精确的模型所替代）
。驱动电路
和接收电路采用了 Ｉ Ｂ Ｉ Ｓ 模型（也
可以用 ＳＰＩＣＥ 模型来替代）
。利用
图 ７ 简化电路完整性仿真示意图
ELECTRON IC S QUA LITY
・２ ０ ０ ６ 第 ０ ５ 期・
认证与电磁兼容卷
Cert if icat ion & EMC
E M C
果是不½反映出此时的电源完整性
状况。此时需要从芯片厂商处得到
封装模型来“虚拟测量”
（即仿真）
芯片端口处的电源波动及地弹噪
声。
针对上述例子，进一步地分别
考虑在芯片内部、封装内部以及
ＰＣＢ 板加一些解耦电容的效果。图
１ ０ 用分别扫描解耦电容值的仿真
方法来观察对电源完整性的½响。
仿真的结果如图 １ １ 所示：
比对图 １１（½）和（½）的结果，
针
对上面这个例子，加在 ＰＣＢ 板上以
及封装内的解耦电容并没有明显的
½用，此时在芯片电路设计时增大
ＩＯ 端口处的电容是最有效地方法。
除此之外，从图 １１（½）中还可以观
察到信号完整性与电源完整性的关
联性，改变不同解耦电容值，½响
该仿真电路我们可以“看到”一个
虚拟系统工½时任一点的信号波½
或电源波动状况。
对于信号完整性而言，通常关
心的是时钟信号的抖动以及信号波
½的上升 ／ 下降 ／ 保持时间。上述
电 路 进 行 瞬 态 仿 真 后 利 用
ＡＤＳ２００５Ａ 中内含的眼图工具自动
统计出各抖动分量的值。
对于电源完整性而言，通常关
心的是某工½器件所承受的实际电
源电压波动，即图 ７ 中的 Ｖ½½½½。
图 ９ 中的结果反映了实际分析
中常碰到的问题：对于系统集成设
计的验证者而言，由于无法测到芯
片内部的电源端口所以无法“看
到”
图９（½）中的波动状况；而此时，
在封装外引脚处测得的电源与地是
相½稳定的。½最终决定器件正常
工½的电源要求是定义在芯片端口
的，如果只依靠封装端口的测量结
E M C
的不仅仅是电源波动及地弹噪声状
况，信号的波½同时也发生了变
化。对于要求较严控制信号通路抖
动预算的设计者而言，也需要同时
考虑电源完整性可½对抖动的贡
献。
５ ． 系统完整性设计与分析
系统完整性设计与分析的必
要性首先可以用一个简单的例子来
说明：参照图 ６（½）的简单电源传递
½络仿真结果，并不是在所有的频
点上½呈现出高阻抗。此时电源完
83
图 ９ 同一时间在不同½½“看”到的电源电压波动状况
图 ８ 在接收端口处的仿真结果： 符合规范的眼图以及抖动的统计结果
・２ ０ ０ ６ 第 ０ ５ 期・
ELECTRONIC S QUA LITY
京公网安备 11010802033920号
Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved
评论