本文设计了四位串行加法器,并进行了仿真,验证了结果的正确性。
文档内容节选
四位串行加法器的电路设计与仿真姓名:魏帅专业:电子科学与技术班级:电子1602学号:16211436任课教师:骆丽一实验内容使用SEdit设计出所需要的逻辑门电路设计出一位全加器的原理图将四个一位全加器级联成一个四位全加器对每一步的设计使用TSpice进行仿真,并用WEdit观察仿真结果,分析是否满足要求二实验要求1要求熟悉各种门电路的原理2要求所设计的四位加法器尽可能低功耗,低延迟3要求对所设计四位加法器进行整体仿真及评价设计结果三实验原理四位串行加法器是由四个一位全加器级联构成的,将低位的进位输出作为较高位的进位输入,最高位的进位输出作为四位加法器的进位输出,于是将四组全加器的加数与被加数作为四位加法器的输入进行加法运算,四个一位加法器的的输出即为四位加法器的和四位串行进位加法器原理图如图31所示图31 四位串行进位加法器原理图 实验步骤全加器真值表根据一位全加器真值表推导出逻辑函数表达式,设计出一位全加器电路图如图41所示图41 一位全加器原理图根据一位全加器原理图,所需要的门电路有或门,与门,非门,三输入与门,三输入或门和或非门12输入或门模块设计根据2输入或门的逻辑功能和逻辑......
猜您喜欢
评论