热搜关键词: 电路基础ADC数字信号处理封装库PLC

rar

期刊论文:基于Gabor小波的人脸检测

  • 1星
  • 2013-08-27
  • 251.97KB
  • 需要1积分
  • 0次下载
标签: 期刊论文:基于Gabor小波的人脸检测

期刊论文:基于Gabor小波的人脸检测

期刊论文:基于Gabor小波的人脸检测

展开预览

猜您喜欢

评论

登录/注册

意见反馈

求资源

回顶部

推荐内容

热门活动

热门器件

随便看看

  • 电子药盒提醒器方案
    求助有没有朋友做过电子药盒提醒器方案的,现在选型单片机,带LCD驱动的,一个时钟功能,加一路蜂鸣器。上图是客户提供的样品,现在需要这个成熟方案,如果没有现成方案的话就自己开发,开发需要选一个价格便宜的单片机,有没有推荐的型号,谢谢各位
  • 关于综合中出现latch的问题
    在综合中,发现状态机里综合出了latch,是因为FSM里面有段组合逻辑的always块里有一句A_state=A_state,但是设计里好像又必须保存状态。这样就会综合出latch。请问大家这个latch怎么处理?是一定不能出现latch么? 还是怎么进行latch的时序检查?而且这个latch的时钟端是信号控制,不是时钟控制。
  • allegro16.6命令自动切换
    在allegro16.6使用时,本来是idle状态,选中某个元件或者信号线之后,就会自动切换到Move或者add connect、slide等一些命令,这是为什么?感觉这样好不方便,比如我选中一个元件只想看看他的属性或者位置,然后鼠标稍微一动就会改变他的位置了。。。。。求解
  • FPGA/CPLD数字电路设计经验分享
    摘要:在数字电路的设计中,时序设计是一个系统性能的主要标志,在高层次设计方法中,对时序控制的抽象度也相应提高,因此在设计中较难把握,但在理解RTL电路时序模型的基础上,采用合理的设计方法在设计复杂数字系统是行之有效的,通过许多设计实例证明采用这种方式可以使电路的后仿真通过率大大提高,并且系统的工作频率可以达到一个较高水平。关键词:FPGA 数字电路 时序 时延路径 建立时间 保持时间1 数字电路设
  • FPGA芯片请大家推荐
    1. 要求:内核和IO电压都是3.3V ; 或者内核电压2.5VQFP封装, 可利用IO 超过100PIN
  • flash不能进行写操作
  • 常用NEC单片机中文资料~~
  • 【投票】2010年优秀版主决选!(EEWORLD社区)
  • 高铁连续故障
  • 请问单片机在线全速运行和独立运行最大的区别是什么?

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved
×