Verilog HDL硬件描述语言_验证

本章介绍了如何编写测试验证程序(test  bench)。测试验证程序用于测试和验证设计的正确性。Verilog  HDL提供强有力的结构来说明测试验证程序。verilog相关教程材料，有兴趣的同学可以下载学习。

文档内容节选

11 test bench Verilog HDL 111 1 2 3 Verilog HDL module T e s t B e n c h L o c a l r e g a n d n e t d e c l a r a t i o n s G e n e r a t e w a v e f o r m s u s i n g i n i t i a l a l w a y s s t a t e m e n t s I n s t a n t i a t e m o d u l e u n d e r t e s t M o n i t o r o u t p u t a n d c o m p a r e w i t h e x p e c t e d v a l u e s e n d m o d u l e 112 1 2 1121 i n i t i a l i n i t i a l b e g i n R e s e t 0 100 R e s e t 1 80 Reset 0 30 ......