热搜关键词: matlab人工智能算法嵌入式雷达电机驱动

rar

基于Verilog_HDL的DDS相位累加器的一种优化设计

  • 1星
  • 2013-07-01
  • 180.8KB
  • 需要2积分
  • 1次下载
标签: Verilog

Verilog

HDL

HDL

DDS相位累加器

HDL

摘 要:通过对基于Verilog  HDL的DDS相位累加器的传统设计方法的对比分析,提出了应用流水线技术加法器与寄存器结合在一起进行相位累加器设计的方案,该方案既具有提高速度又具有节约资源的优点,并且以一个八位相位累加器为例,给出了实验仿真结果。 

展开预览

评论

登录/注册

意见反馈

求资源

回顶部

推荐内容

开源项目推荐 更多

热门活动

热门器件

随便看看

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved
×