电子技术资料下载
热搜关键词: 电路基础ADC数字信号处理封装库PLC
已收藏到:个人中心—我的下载—收藏
FPGA
摘 要:设计了一种用于低端设备、低功耗的AES(advanc edencryption standard)加解密硬件模块.混合设计加解密算法,减少了资源占用,使设备在较低的时钟频率下保持较高的性能,在20MHz时,加解密速度仍可达128Mbit/s.[著者文摘]
猜您喜欢
上传资源
TI 文字链专区
推荐内容
开源项目推荐 更多
热门活动
热门器件
用户搜过
随便看看
热门下载
热门文章
热门标签
TI 技术论坛
TI 在线培训
Qorvo 射频技术研习社
请先登录EEWorld账户再进行下载哦
新注册用户赠送5积分
您已成功下载!
大家都在看
评论