热搜关键词: 电路基础ADC数字信号处理封装库PLC

rar

基于Verilog_HDL的DDS设计

  • 1星
  • 2013-07-01
  • 167.87KB
  • 需要1积分
  • 3次下载
标签: Verilog

Verilog

HDL

HDL

DDS

DDS

摘 要:阐述了直接数字频率合成器(DDS)的原理与设计,利用Verilog  HDL硬件描述语言实现了DDS功能,在Modelsim中完成了仿真。并最终经过了FPGA的验证。[著者文摘] 

展开预览

猜您喜欢

评论

登录/注册

意见反馈

求资源

回顶部

推荐内容

热门活动

热门器件

随便看看

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved
×