热搜关键词: matlab人工智能算法嵌入式雷达电机驱动

rar

FPGA中FIR数字滤波器设计可采用的一种成倍减少硬件资源使用的方法

  • 1星
  • 2013-07-01
  • 122.28KB
  • 需要2积分
  • 0次下载
标签: FPGA

FPGA

FIR数字滤波器

FPGA

摘 要:文章提出了一种新的FIR数字滤波器硬件实现结构。这种实现结构,大大减少了乘法器以及累加器等硬件资源的使用。文章对比讨论了两种FIR数字滤波器硬件实现结构所占用硬件资源的差别,指出了新结构的优势;通过MATLAB及EDA工具的仿真,表明在完成FIR数字滤波方面,新的硬件实现结构的功能与传统结构是相同的。

展开预览

评论

登录/注册

意见反馈

求资源

回顶部

推荐内容

热门活动

热门器件

随便看看

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved
×