热搜关键词: 电路基础ADC数字信号处理封装库PLC

rar

AES算法FPGA实现分析

  • 1星
  • 2013-07-01
  • 311.58KB
  • 需要1积分
  • 1次下载
标签: AES算法

AES算法

FPGA

FPGA

摘 要:该文介绍了标准AES算法工作流程,并给出了AES算法的具体FPGA实现设计方案。该方案是基于XILINX公司的VIRTEX-II  XC2V1000芯片提出的。[著者文摘]

展开预览

猜您喜欢

评论

登录/注册

意见反馈

求资源

回顶部

推荐内容

热门活动

热门器件

随便看看

  • MSP430--低功耗模式
    1.CPU的结构:16个寄存器R0-R15,16位算数逻辑单元ALU和一个指令控制单元。2.寄存器中R4-R15是通用寄存器没有特殊功能。R0-R3具有特殊性:R0:程序计数器PC(Program counter),存放着下一条要从程序存储器中取出的指令的地址。R1:堆栈指针SP(Stack Point),系统堆栈在系统调用子函数或者进入中断服务程序时,保护程序计数器PC。R2:状态寄存器SR(S
  • VC和DDK
    本人用VC编程,要用到DDK里的函数如:CM_Enumerate_Classes(IN ULONGulClassIndex,OUT LPGUIDClassGuid,IN ULONGulFlags);我已经在VC工具- >选项- >目录中添加了D:\WINDDK\3790.1830\INC\WXP为什么我编译时会出现如下错误:d:\winddk\3790.1830\inc\wxp\cfgmgr32.
  • LVDS的收发问题,
    (cyclone的EP1C6Q240C8N)实现LVDS的收发,结果出现好多问题,我用板子上的2对I/O引脚做LVDS的收发端(也就是自发自收),用的是板子自带的50MHZ作为LVDS的收发时钟,结果完全编译的时候出问题了,提示如下:Error: Input pin "fpga_50M" feeds inclk ports of PLL"my_lvds:_my_lvds|altlvds_tx:al
  • 这个电路图怎么画的啊
    用DXP画的都分成了几部分,这个整个的图怎么画啊
  • 另一只深圳“企鹅” 没能熬过“互联网严冬”
    1999年9月7日,5个年轻人在华强北赛格工业园创立蓝点软件技术(深圳)有限公司。后来蓝点在美国三板市场上市,市值一度达4亿美元。  当时工业园里有两家以企鹅为公司标志的企业:楼上的腾讯和楼下的蓝点,从高端研发人才储备和技术研发影响力而言,当时的蓝点还强于腾讯——但最终的差别在于,腾讯这只企鹅成功地熬过了互联网的冬天,但蓝点没有。  科技创业是十死九生的事,创业者必须有一种强烈的使命感和牺牲精神。
  • LM3S9000系列C1版本程序烧写及仿真问题解决方案
  • 800*480 竖屏显示 wince触摸校准
  • 高速DSP系统PCB板的可靠性设计
  • 关于运放选型的问题
  • MSP430F1611内部IIC给跪了!求帮助啊。

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved
×