热搜关键词: 电路基础ADC数字信号处理封装库PLC

rar

Verilog HDL Test Bench入门

  • 1星
  • 2013-07-01
  • 57.36KB
  • 需要1积分
  • 1次下载
标签: Verilog HDL

Verilog HDL

Introduction

Overview

The  Device  Under  Test  (D.U.T.)

The  Test  Bench 

Instantiations

Reg  and  Wire  Declarations

Initial  and  Always  Blocks

Assign  Statements

Printing  during  Simulations

Tasks

Count16  Simulation  Example

Count16  Simulation

Gate  Level  Simulations

Appendix  A-  The  count16.v  Verilog  Source  File

Appendix  B-  The  cnt16_tb.v  Verilog  Test  Bench  Source  File 

展开预览

猜您喜欢

评论

登录/注册

意见反馈

求资源

回顶部

推荐内容

热门活动

热门器件

随便看看

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved
×