今天在网上找到一个繁体字的Source Insight的Verilog HDL.CLF文件文件，估计是台湾同行写的，相关链接在国内可以找到：http://www.61ic.com.cn/Soft/cx/ALTERA/200508/184.html
参考edacn上网友的操作，总结如下。
下载后请按照如下操作
1把此clf文件拷贝到source insight根目录下；
2 在source insight里面的选Options －》Preferences->Langauges中选择import，双击此clf文件
3 此时可以看到导入一个带*的VerilogHDL 语言啦，点击Doc Types，在Documents Type中选择verilog，右边的File filter就是*.v,点击Add Type
4 在左下地方的Parsing处选择Verilog HDL，然后在右边勾选Symbols Window，点close即可。
如果想和作者联系，在Options －》Preferences->Langauges选中Verilog HDL，点击Properties就可以看看很多信息了。
京公网安备 11010802033920号
Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved
评论