热搜关键词: 电路基础ADC数字信号处理封装库PLC

rar

基于Xilinx FPGA的电力谐波检测的设计

  • 1星
  • 2013-07-01
  • 245.75KB
  • 需要1积分
  • 0次下载
标签: Xilinx FPGA

Xilinx FPGA

电力谐波检测

Xilinx FPGA

基于Xilinx  FPGA的电力谐波检测的设计

展开预览

猜您喜欢

评论

登录/注册

意见反馈

求资源

回顶部

推荐内容

热门活动

热门器件

随便看看

  • 晒奖品啦,我的VISHAY小路由也收到了
    [i=s] 本帖最后由 sjtitr 于 2014-1-27 09:43 编辑 [/i]昨天下午快递送到了,跟我们一个工作节奏,大周日还送货,也挺给力的得奖了很嗨屁,多谢VISHAY,多谢论坛,多谢管理员之前的安慰快递单子先上拆开包装等等,为什么实物和盒上图片不一样,这是什么牌子?:lol内容物全家福马上过年了,过完年还要忙活一阵子,之后一有时间,就搞起这小路由,嘻刷刷,~刷刷
  • 语音识别芯片
    小弟近日想研究一下语音识别,但不知道哪种语音芯片比较好用,尤其对非特定人的语音识别,凌阳SPCE061a怎么样呀?请高手指教!
  • 单片机的时钟源问题
    请教版内大神们,我用PIC16F1773,外面不接晶体或振荡器,就要单片机内部时钟,是否可行?还有UART的发送是那个管脚?
  • 电解电容的用途
    我想问一下,CD71的无极性电容可以代替CD11的有极性电容吗?(电压与容量都一样)那位大侠有CD71\CD11电容的规格书,上传或发到的我的邮箱,[email=zhanghua8012@126.com]zhanghua8012@126.com[/email]谢谢啦!
  • 关于WinCE中的paging pool
    照PB帮助文档中所说:Paging pool是RAM中reserved的一块区域。用于存放[color=#FF0000]只读的代码[/color]。如果paging pool没有使能,则整个RAM都会用来paging,这样就会显著增大RAM的利用率。使用paging pool,会设置有限的RAM用于paging。Paging pool的size越大,越多的RAM可以用来paging。这样就会减少p
  • 笔直坐姿损脊伤腰
  • 小偷没文化真好
  • 试验机保压的问题
  • 题目
  • 基于SI1000无线通讯的火灾报警系统

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved
×