FPGA应用设计中的要点,包括,时钟树、FSM、latch、逻辑仿真四个部分。
文档内容节选
FPGA应用设计中的要点,包括,时钟树FSMlatch逻辑仿真四个部分 FPGA不仅包含以前的LE,RAM也更大更快更灵活,管教IOB也更加的复杂,支持的IO类型也更多,而且内部还集成了一些特殊功能单元,包括: DSP:实际上就是乘加器,FPGA内部可以集成多个乘加器,而一般的DSP芯片往往每个core只有一个换言之,FPGA可以更容易实现多个DSP core功能在某些需要大量乘加计算的场合,往往多个乘加器并行工作的速度可以远远超过一个高速乘加器 SERDES:高速串行接口将来PCIEXAUIHTSATA等高速串行接口会越来越多有了SERDES模块,FPGA可以很容易将这些高速串行接口集成进来,无需再购买专门的接口芯片CPU core:分为2种,软core和硬core软core是用逻辑代码写的CPU模块,可以在任何资源足够的FPGA中实现,使用非常灵活而且在大容量的FPGA中还可以集成多个软core,实现多核并行处理硬core是在特定的FPGA内部做好的CPU core,优点是速度快性能好,缺点是不够灵活 FPGA设计要点之一:时钟树 1尽可能采用单一时钟 2如果有多个时......
猜您喜欢
评论