74HC195 pdf datasheet

MM54HC195/MM74HC1954-Bit  Parallel  Shift  RegisterGeneral  Des  criptionThe  MM54HC195/MM74HC195  is  a  high  speed  4-bit  SHIFTREGISTER  utilizes  advanced  silicon-gate  CMOS  technologyto  achieve  the  low  power  consumption  and  high  noiseimmunity  of  standard  CMOS  integrated  circuits,  along  withthe  ability  to  drive  10  LS-TTL  loads  at  LS  type  speeds.This  shift  register  features  parallel  inputs,  parallel  outputs,  JKserial  inputs,  SHIFT/LOAD  control  input,  and  a  directoverriding  CLEAR.  This  shift  register  can  operate  in  twomodes:  PARALLEL  LOAD;  SHIFT  from  QA  towards  QD.Parallel  loading  is  accomplished  by  applying  the  four  bits  ofdata,  and  taking  the  SHIFT/LOAD  control  input  low.  Thedata  is  loaded  into  the  associated  flip  flops  and  appears  atthe  outputs  after  the  positive  transition  of  the  clock  input.During  parallel  loading,  serial  data  flow  is  inhibited.  Serialshifting  occurs  synchronously  when  the  SHIFT/LOAD  controlinput  is  high.  Serial  data  for  this  mode  is  entered  at  theJ-K  inputs.  These  inputs  allow  the  first  stage  to  perform  as  aJ-K  or  TOGGLE  flip  flop  as  shown  in  the  truth  table.The  54HC/74HC  logic  family  is  functionally  as  well  as  pinoutcompatible  with  the  standard  54LS/74LS  logic  family.All  inputs  are  protected  from  damage  due  to  static  dischargeby  internal  diode  clamps  to  VCC  and  ground.