TMS320C6713B pdf datasheet

The  TMS320C67x™  DSPs  (including  the  TMS320C6713B  device)  compose  the  floating-point  DSP  generation  in  the  TMS320C6000™  DSP  platform.  The  C6713B  device  is  based  on  the  high-performance,  advanced  very-long-instruction-word  (VLIW)  architecture  developed  by  Texas  Instruments  (TI),  making  this  DSP  an  excellent  choice  for  multichannel  and  multifunction  applications.Operating  at  225  MHz,  the  C6713B  delivers  up  to  1350  million  floating-point  operations  per  second  (MFLOPS),  1800  million  instructions  per  second  (MIPS),  and  with  dual  fixed-/floating-point  multipliers  up  to  450  million  multiply-accumulate  operations  per  second  (MMACS).Operating  at  300  MHz,  the  C6713B  delivers  up  to  1800  million  floating-point  operations  per  second  (MFLOPS),  2400  million  instructions  per  second  (MIPS),  and  with  dual  fixed-/floating-point  multipliers  up  to  600  million  multiply-accumulate  operations  per  second  (MMACS).The  C6713B  uses  a  two-level  cache-based  architecture  and  has  a  powerful  and  diverse  set  of  peripherals.  The  Level  1  program  cache  (L1P)  is  a  4K-byte  direct-mapped  cache  and  the  Level  1  data  cache  (L1D)  is  a  4K-byte  2-way  set-associative  cache.  The  Level  2  memory/cache  (L2)  consists  of  a  256K-byte  memory  space  that  is  shared  between  program  and  data  space.  64K  bytes  of  the  256K  bytes  in  L2  memory  can  be  configured  as  mapped  memory,  cache,  or  combinations  of  the  two.  The  remaining  192K  bytes  in  L2  serves  as  mapped  SRAM.The  C6713B  has  a  rich  peripheral  set  that  includes  two  Multichannel  Audio  Serial  Ports  (McASPs),  two  Multichannel  Buffered  Serial  Ports  (McBSPs),  two  Inter-Integrated  Circuit  (I2C)  buses,  one  dedicated  General-Purpose  Input/Output  (GPIO)  module,  two  general-purpose  timers,  a  host-port  interface  (HPI),  and  a  glueless  external  memory  interface  (EMIF)  capable  of  interfacing  to  SDRAM,  SBSRAM,  and  asynchronous  peripherals.