PowerPC 60x总线的存储器控制器的设计与实现

章介绍了PowerPC  60x  处理器的总线接口和操作，详细阐述了60x  总线存储器控制器在CPLD  上的设计与实现过程。此存储器控制器可提供60x  总线与多种类型的SRAM的接口，及与FLASH  和I/O  的接口，已在嵌入式系统的设计中得到了应用和验证。[关键词]  PowerPC  60x  总线；存储器控制器；复杂可编程逻辑器件；嵌入式系统PowerPC  60x  总线是一种非常典型的高性能的处理器系统总线，飞思卡尔的60x,  7xx,7xxx,  82xx,  85xx  系列的PowerPC  处理器提供了60x  总线接口或内部采用60x  总线。该总线是一种标准总线，32  位地址线，64  位数据线，支持多PowerPC  芯片互连。虽然不同系列处理器的60x  总线有差别，但基本操作相同。MPC60x，MPC7xx  处理器内部没有与存储器和I/O  接口的控制器，传统的做法是用MPC106/107  桥作为60x  总线与外部存储器和I/O  的接口。MPC106/107  桥功能强大，提供了内存控制器，PCI  接口，DMA  控制器，中断控制器，I2C  控制器[1]。但一些简单的嵌入式系统并不需要这么多的功能，这样，MPC106/107  桥就显得过于复杂，有时会降低系统的性能，而且芯片占用空间大，并增加了功耗[2]。简单的单处理器的PowerPC  嵌入式系统不需要上述复杂的功能，只用60x  总线的基本功能就可实现系统所需的功能。本文以  MPC603e  处理器的60x  总线（使用的总线时钟为66MHz）为例，详细阐述了60x  总线与外围SRAM、FLASH、RS232、1553B  接口的控制器的设计方法。此控制器用VHDL  语言在CPLD  上实现，并应用在作者设计的嵌入式系统中。