配置快速入门指南（Xilinx 保密草件）

                        Xilinx配置入门指南andApplication  Note:  Xilinx  系列R配置快速入门指南  （Xilinx  保密草件）作者：Stephanie  TappXAPP501  (v1.4)  2003  年  3  月  3  日综述本应用笔记讨论的是  Xilinx  的复杂可编程器件  （CPLD）  、现场可编程门阵列  （FPGA）和  PROM  系列的配置和编程选项。它示意了每个系列的最常用的一些配置方法。介绍用不同的方法配置  Xilinx  的  FPGA  和编程  CPLD  以及  PROM，有助于满足系统设计人员的不同需  要。本文档描述了不同的配置模式以帮助设计人员选择适当的配置或编程方法，并提供了用于  生产或原型验证的一些最常用的方法的一些例子。  正如下面所描述，配置或编程  Xilinx  的可编程逻辑器件主要有必不可少的三步。  要了解更多  信息，请参考  Xilinx  公司的  软件手册  （Software  manuals）  。    第  1  步  -  设计输入  软件设计输入工具被用来建立一个  VHDL、Verilog、ABEL  或原理图  （Schematic）形式的  设计。    第  2  步  -  实现  软件实现工具被用来将设计网表适配到所需的  Xilinx  的器件结构中去并生成一个配置用的  比特流或  jedec  文件  。    第  3  步  -  配置或输入  配置是用外部的数据源  （如  PROM、CPLD  或微处理器）将配置数据下载到  FPGA  中的一个过  程。  编程是将配置数据或编程数据载入到  CPLD  或  PROM  的过程。参见  Figure  1。Bitstream  (.bit),  jedec  file  (.jed),  or  PROM  file  (.mcs,  .exo,  .tek)Design  Entry  (VHDL,  Verilog,  ABEL,  or  Schematic)EDI……