Wrapping Transistor-Level HPSI

                        AppNote_wrap_HSPICEWrapping  Transistor-Level  HPSICE  IO  Models  for  Use  in  Allegro  PCB  SI:  Application  NoteProduct  Version  15.2  June  2004  2004  Cadence  Design  Systems,  Inc.  All  rights  reserved.  Printed  in  the  United  States  of  America.  Cadence  Design  Systems,  Inc.,  555  River  Oaks  Parkway,  San  Jose,  CA  95134,  USA  Trademarks:  Trademarks  and  service  marks  of  Cadence  Design  Systems,  Inc.  (Cadence)  contained  in  this  document  are  attributed  to  Cadence  with  the  appropriate  symbol.  For  queries  regarding  Cadence’s  trademarks,  contact  the  corporate  legal  department  at  the  address  shown  above  or  call  800.862.4522.  All  other  trademarks  are  the  property  of  their  respective  holders.  Restricted  Print  Permission:  This  publication  is  protected  by  copyright  and  any  unauthorized  use  of  this  publication  may  violate  copyright,  t……