阐述H.264/AVC 二进制算术编码的原理,论述此编码的IP 核设计方案及其FPGA 验证。整个设计使用VerilogHDL 语言描述,在 ALDEC 的Active_HDL6.2 平台上进行时序仿真,在 Synplicity 的Synplify7.0平台上进行综合。设计充分利用了硬件并行性,并进行关键路径优化和复用器重构算法优化,通过实际验证证明了设计的高效性和可行性
猜您喜欢
推荐帖子 最新更新时间:2024-11-13 08:47
推荐内容
开源项目推荐 更多
热门活动
热门器件
用户搜过
随便看看
热门下载
热门文章
热门标签
评论