LB0 FPGA实验平台电路原理图

LB0  以ALTERA  公司的CycloneⅢ系列FPGA  EP3C10E144C8  为核心器件，板载串行配置芯片EPCS4、  32M  的SDRAM  以及50M晶振，板上接口丰富。电路原理图！

文档内容节选

A B C D 2 COU2 U2 78D05 PIU203 COJ2 J2 5V PIJ201 COTC1PITC201 TC1 PITC202 100u16V VCC5 PIBC302 COTC2 TC2 PIBC301 PITC101 PITC102 100u16V COBC3 BC3 01U 1 COJ1 J1 DC75V 1 2 3 PIJ101 PIJ102 PIJ103 COD1 D1 PID102 PID202COD2 D2 COD3 D3 PID301 PID101 PID201 PID302 COPOW1 POW1 PMEG2010 PMEG2010 3 PIPOW103 PMEG2010 1 PIPOW101 COD4 D4 PID401 PMEG2010 PID402 GND VCC5 PIC301 PIC302 COC3 C3 10u COU3 U3 3 PIU303 VIN D N G PIU301 LM111733 1 PIJ401 2 PIU302 VOUT 2 PIPOW102 COJ4 J4 33V PIU201 PIC101 PIC102 COC1......