74HC166 pdf datasheet

MM54HC166/MM74HC1668-Bit  Parallel  In/Serial  Out  Shift  RegistersGeneral  Des  criptionThe  MM54HC166/MM74HC166  high  speed  8-BIT  PARALLEL-IN/SERIAL-OUT  SHIFT  REGISTER  utilizes  advancedsilicon-gate  CMOS  technology.  It  has  low  power  consumptionand  high  noise  immunity  of  standard  CMOS  integratedcircuits,  along  with  the  ability  to  drive  10  LS-TTL  loads.These  Parallel-In  or  Serial-In,  Serial-Out  shift  registers  featuregated  CLOCK  inputs  and  an  overriding  CLEAR  input.The  load  mode  is  established  by  the  SHIFT/LOAD  input.When  high,  this  input  enables  the  SERIAL  INPUT  and  couplesthe  eight  flip-flops  for  serial  shifting  with  each  clockpulse.  When  low,  the  PARALLEL  INPUTS  are  enabled  andsynchronous  loading  occurs  on  the  next  clock  pulse.  Duringparallel  loading,  serial  data  flow  is  inhibited.  Clocking  is  accomplishedon  the  low-to-high  level  edge  of  the  CLOCKpulse  through  a  2-input  NOR  gate,  permitting  one  input  tobe  used  as  a  clock  enable  or  CLOCK  INHIBIT  function.Holding  either  of  the  clock  inputs  high  inhibits  clocking;holding  either  low  enables  the  other  clock  input.  This  allowsthe  system  clock  to  be  free  running,  and  the  register  can  bestopped  on  command  with  the  other  clock  input.  TheCLOCK  INHIBIT  input  should  be  changed  to  the  high  levelonly  while  the  clock  input  is  high.  A  direct  CLEAR  input  overridesall  other  inputs,  including  the  CLOCK,  and  sets  all  flipflopsto  zero.The  54HC/74HC  logic  family  is  functionally  as  well  as  pinout  compatible  with  the  standard  54LS/74LS  logic  family.All  inputs  are  protected  from  damage  due  to  static  dischargeby  internal  diode  clamps  to  VCC  and  Ground.