热搜关键词: 数字信号处理RTOSC语言Linux射频电路

doc

ZT PCB绘图总结

  • 1星
  • 2013-09-29
  • 21.5KB
  • 需要2积分
  • 0次下载
标签: 绘图

绘图

总结

绘图

                        PCB绘图总结                                            PCB绘图总结1,布局/布线,对电气性能的影响经常都会从有关电子的书中看到这样的说法“数字地线与模拟地线要分开”。布过板的人都知道,这在实际操作上有一定的难度。要布出更好的板,首先您得对您所使用的IC有个电气方面的了解,有哪些引脚会产生高次谐波(数字信号或开关量方波信号的上升/下降沿),哪些引脚易感应电磁于扰,IC内部的信号方框图(信号处理单元方块图)有助我们的了解。整机布局是决定电气性能的首要条件,而板间的布局更多的考虑是IC间的信号/数据的走向或流程,大原则是易产生电磁幅射的靠近电源部分;弱信号处理部分多由设备的整体结构决定(即前期设备的整体规划),尽可能靠近信号的输入端或检测头(探头),这样可以更好的提高信噪比,为后续的信号处理及数据识别提供更纯净的信号/准确的数据。2,PCB铜铂的处理由于现在的IC工作时钟(数字IC)越来越高,其信号对于线路的宽度提出了一定的要求,走线宽了(铜铂)对于低频强电流是好的,但对于高频信号及数据线信号来说,却并非如此,数据信号讲求更多的是同步,高频信号多受集肤效应所左右,所以,这两者要分开来讲。高频信号走线宜细不宜宽,宜短不宜长,这又涉及布局问题(器件间信号的耦合),这样可以减小感应电磁干扰。而数据信号,却是以脉冲形式出现在电路上的,其高次谐波份量是保证信号的正确性起到决定因素;同样的宽铜铂会对高速率的数据信号产生集肤效应(分布电容/电感变大),这样会导致信号变坏,数据识别不正确,而且数据总线通道要是其中的线路宽度不一致更会影响数据的同步问题(导致不一致的延迟),为了更好的控制数据信号的同步问题,所以在数据总线走线中就出现了蛇形线,这是为了让数据通道内的信号在延迟上更趋于一致。大面积的铺铜是针对于屏蔽干扰及感应干扰而言的,……                       

展开预览

猜您喜欢

评论

登录/注册

积分规则

意见反馈

求资源

回顶部

推荐内容

热门活动

热门器件

随便看看

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

 
机器人开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版 版权声明

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2026 EEWORLD.com.cn, Inc. All rights reserved
×