半波振子的MATLAB仿真 电流 方向性图 立体图 阻抗 增益

推荐内容

开源项目推荐 更多

• 201889218AD9846A，使用 AD9846、10 位、30 MSPS 串行输出模数转换器的评估板
• 自制电机驱动板V4
• 使用 Semtech 的 SC1538 的参考设计
• AD9850
• 使用 Semtech 的 SC1660 的参考设计
• 单相逆变（奥特曼系列1）
• 【征集令】超漂亮的个人时钟天气站 SD²
• 使用 ROHM Semiconductor 的 BD4841 的参考设计
• DC323A-A，用于 LTC1751EMS8-5 稳压电荷泵 DC/DC 转换器的演示板 @ 3V 至 5.5V 输入，5Vout @ 100mA
• LM358ADR2G 多反馈带通滤波器的典型应用

热门活动

用户搜过

• 零死角玩转STM32PDF
• 深入Linux内核设计架构 pdf
• multsim器件库
• 郭宝龙信号与系统pdf
• FUNCTION施耐德程序
• 嵌入式系统设计师教程第二版 pdf
• keil4mdk注册机下载
• PCIE中文规范
• crc8 下载
• 机械制图国家标准文件下载

随便看看

• msp430g2553串口通信 用串口精灵 无法接受发送
  #include#define uchar unsigned char#define uint unsigned intuchar com;void ckinit(){UCA0CTL1|=UCSWRST;UCA0CTL1|=UCSSEL_2;UCA0CTL0&=~UC7BIT;UCA0BR0=0x41;UCA0BR1=0x03;UCA0MCTL=0;IE2=UCA0TXIE+UCA0RXIE;UC
• 请教大家一个异步FIFO的问题
  最近在做一个异步的fifo，有一些疑问想请教大家：首先，我使用的SRAM模型是这样的：在写时钟wrclk的上升沿检测写使能valid_wr，如果有效，则在相应的地址wraddr中写入数据datain，在读时钟rclk的上升沿检测读使能valid_rd，如果有效，则读出相应地址raddr的数据dataout。（valid_wr和使能wr_en及full_n有关，valid_rd和使能rd_en及em
• 设备控制的简易实现方法
  设备控制的简易实现方法
• 三星2410 IIS总线驱动！
  最近在写驱动时发现，2410IIS总线的LRCLK是不能手动控制的并且在播放结束的时候LRCLK是什么电平，下一次开始的时候就是什么电平！这样一来，左右声道控制就不容易控制了！我应该怎么设置！谢谢
• 疑惑！！！关于Cortex-M3的二个SP
  看Cortex-M3指南 后，知道Cortex-M3 有二个 堆栈。如何判断STN32 使用的堆栈是MSP 还是 PSP， 在 keil 仿真看 SP中不论是在中断程序还是主程序中都是同一段堆栈啊！！
• MSP430 ADC模数例程
• PCB编号的问题
• CCS for MSP430问题求助！
• 【LPC54100】SPI0驱动TFT LCD
• 基于单片机的高速铁路防风防雨安全监测报警系统

热门下载

• 单片机应用系统设计
• 编码器测速方法的研究
• 基于Brushlet和RBF网络的SAR图像分类
• Mobile Robots非线性跟踪
• ARM2440看门狗定时器中文资料
• 光学测试技术（北京理工大学出版社+1996）
• 2050热连轧压力监控模型的研究
• 用四阶龙格库塔法求非线性系统的输入相应
• sjf2410安装指南
• 期刊论文：语音识别系统在配送中心的应用

热门文章

• 51单片机-中断的实验现象
• 关于耳机定制化：听力测量和人体工学（上篇）
• 瑞萨电子推出全新RX140 MCU
• AMD称准备开发Arm芯片
• 3153绝缘/耐压测试仪的功能特点及应用范围
• Counterpoint：realme超越三星成印度第二大手机品牌
• LCR表和万用表的用途及原理
• 充分利用函数发生器的8个技巧