热搜关键词: 数字信号处理RTOSC语言Linux射频电路

rar

verilog描述23:59:59-00:00:00自减计时器按set键

  • 1星
  • 2014-03-05
  • 2.29KB
  • 需要2积分
  • 3次下载
标签: verilog

verilog

描述

verilog

计时

verilog

计时器

verilog

verilog描述23:59:59-00:00:00自减计时器按set键,进入设置,依次是反向计时,小时,分钟,秒设置,然后有进入反向计时,在方向计时状态,按timmer键,进入计时,在计时状态,按timmer可以暂停和计时切换,暂停状态,按ADJ,直接清零,设置状态按timmer键或是60秒无外部输入信号,退出设置状态

展开预览

猜您喜欢

评论

登录/注册

积分规则

意见反馈

求资源

回顶部

推荐内容

热门活动

热门器件

随便看看

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

 
机器人开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版 版权声明

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2026 EEWORLD.com.cn, Inc. All rights reserved
×