Verilog HDL代码风格规范

为了提高Verilog  HDL代码的可读性、可修改性、可重用性，方便成员间的交流使用，提升项目组的设计效率，现面向FPGA组制定Verilog  HDL  代码规范。

文档内容节选

XXXX Verilog HDL 代码规范 FPGA 组 Verilog HDL 代码规范 文档作者： frwfpga 日期： 20140307 审 批： 日期： XXX Verilog HDL 代码规范 修订记录 日期 201385 2013927 修订版本 100 101 描述 初稿完成 1命名规范中函数 名模块名大写修改 为小写 2增加模块规范中条 件判断算式表达式部 分 作者 frwfpga frwfpga 20141129 版权......