非阻塞赋值示例编号Example-4-1相关章节第4章4.3.1小节教学目标非阻塞赋值的基本语法补充说明对于时序逻辑,即always模块的敏感表为沿敏感信号(多为时钟或复位的正沿或负沿),统一使用非阻塞赋值“<=”阻塞赋值示例编号Example-4-2相关章节第4章4.3.1小节教学目标阻塞赋值的基本语法补充说明对于always模块的敏感表为电平敏感信号的组合逻辑,统一使用阻塞赋值“=”连续赋值示例编号Example-4-3相关章节第4章4.3.1小节教学目标连续赋值的基本语法补充说明对于assign关键字描述的组合逻辑(通常称之为连续赋值语句),统一使用“=”, 变量被定义为wire型信号
猜您喜欢
推荐内容
开源项目推荐 更多
热门活动
热门器件
用户搜过
随便看看
热门下载
热门文章
热门标签
评论