热搜关键词: 机器人电路基础模拟电子技术matlablinux内核

pdf

SoC设计链中的可配置IP

  • 1星
  • 2013-09-20
  • 346.36KB
  • 需要2积分
  • 0次下载
标签: SoC设计链中的可配置IP

SoC设计链中的可配置IP

本文简要介绍了SoC  设计链面临的挑战以及对可配置IP  提出的新的要求。重点分析了如何利用Improv  系统公司开发的VLIW架构和包括Jazz  DSP  平台的工具套件进行快速、低成本、高性能的终端设计。关键词:可配置IP;VLIW;Jazz;SoC1、引言随着  IC  的生产成本持续上涨,消费类电子产品制造商不得不努力寻求多种方法以满足价格上升的迫切要求同时提高自身的利润空间。这些方法中至关重要的一点就是采用可配置IP,借助其灵活可变且可重复使用的平台来降低总的生产成本。这就要求一个芯片就能支持多个产品,而且各系列芯片的生产通过一个基础设计就能完成,快速而价廉。使用可配置IP,公司就可以借用自身无法拥有的第三方资源,以最经济实惠的方式获取前沿技术和解决方案。Improv  公司从事可配置DSPIP  设计已达10  年之久,成功地为不同的市场需求提供硅验证解决方案,帮助众多公司确立了技术和上市时间方面的优势。可配置IP  要满足设计师和制造商的需求就必须能够最有效地融入SoC  设计链中。这也意味着该IP  至少应该满足以下几个要求:1)  拥有高效的软件开发方法2)  拥有高效的自动化验证方法3)  拥有高效的方法进行快速集成4)  在硬连线的成本和性能方面极具竞争优势5)  提供自动方法进行系列解决方案的配置

展开预览

评论

登录/注册

意见反馈

求资源

回顶部

推荐内容

开源项目推荐 更多

热门活动

热门器件

随便看看

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved
×