Verilog HDL硬件描述语言_结构建模

本章讲述Verilog  HDL中的结构建模方式。结构建模方式用以下三种实例语句描述，verilog相关教程材料，有兴趣的同学可以下载学习。

文档内容节选

9 Verilog HDL Gate UDP Module 5 6 91 Verilog HDL m o d u l e m o d u l e n a m ep o r t l i s t D e c l a r a t i o n s a n d S t a t e m e n t s e n d m o d u l e p o rt l i s t 92 w i r e U D P m o d u l e M i c r o PC Instr NextAddr i n p u t 31 P C o u t p u t 18 I n s t r i n o u t 161 N e x t A d d r w i r e 161 N e x t A d d r r e g 18 I n s t r I n s t r e n d m o d u l e 93 r e g always i n i t i a l modulename instancenamep o r t a s s o c i a t i o n s r e......