热搜关键词: 电路基础ADC数字信号处理封装库PLC

rar

  • 1星
  • 2018-08-15
  • 6.79KB
  • 需要1积分
  • 0次下载
标签: 51单片机

51单片机

定时器

定时器

51单片机定时器初值计算器

展开预览

猜您喜欢

评论

登录/注册

意见反馈

求资源

回顶部

推荐内容

热门活动

热门器件

随便看看

  • NAND 驱动移植问题
    ATMEL9261的两个CE5.0不同版本号的BSP进行NAND驱动移植(将第二个BSP的NAND驱动移植到第一个BSP上,但都是9261 CE5.0BSP)移植后,程序都进不了FMD_INIT函数,看了下代码,驱动是通过读NAND的ID然后判断是什么型号的NAND FLASH,用的是K9F1G08UOA,和第一个BSP的参数是一致的,不知道是什么原因??
  • 急问:S3C2440的AD转换问题
    小弟刚学嵌入式,现在需要用到2440板的ADC采集传感器的数据,因为2440没有给AD转换的驱动需要编写一个驱动程序,不知道哪位大哥有关于AD驱动程序的源码,给一个,我学习一下,现在真是搞不明白,还有,就是我是不是还要编写一个AD采样的程序?只有驱动程序是无法进行数据采集的吧,编写采样程序时应该写那些东西呢?谢谢各位大哥了。
  • 6410 SD卡的读问题 高分求助
    最近在做SD卡的升级问题前面从CMD0,CMD55,ACMD41,CMD2,CMD3,CMD7,CMD55,ACMD6,都能过,且都能进入相应的状态,对照着规格书上相应的response,和状态都是对的。但是在我发送CMD17的时候,根据规格书上说发完后就要从TRANS进入DATA模式,但是我始终是没有进入DATA模式,我现在又怀疑一下几点1.我的CLK的设置,我是这么做的,在初始化的时候在100
  • 发生器:脉冲、图形和任意波形 (AWG)
    设计注意事项在下方可查找 TI 的任意波形发生器集成电路和参考设计(配有原理图、测试数据和设计文件),这些资源:重点突出在使用高速数字接口(例如 LVDS 和 JESD204B)将 DAC 与 FPGA 相连时的设计限制提供有关模拟前端布局挑战的见解,以使用超低抖动时钟解决方案实现卓越性能展示了连接到高速 DAC 接口的高速放大器的高电压、宽带宽及高线性运作
  • 时钟A和B 同时启用中断问题
    我想用时钟A做AD采样,时钟B做spwm。但是时钟B中断优先级比A高,spwm周期又比AD短的多。
  • EDA 模型机 mif文件的编写
  • 如何用ESP8266/8285做一个WIFI广告机(虚拟WiFi)
  • 去汉王面试被鄙视!!
  • msp430外部晶振要接两个吗?还是接一个就可以运行了
  • 2440学习(十一)exec函数族

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved
×