热搜关键词: 数字信号处理RTOSC语言Linux射频电路

docx

FPGA/Verilog常见问题汇总

  • 1星
  • 2019-03-16
  • 369.92KB
  • 需要2积分
  • 0次下载
标签: FPGA教程

FPGA教程

Verilog

FPGA教程

FPGA

FPGA教程

FPGA/Verilog常见问题汇总。

一、各位,我用的一个线性电源ams1117  5V转1.2V,使用时电流有500多ma  ,很烫,我用个风扇吹都没用。这样看来热损耗很大啊,有什么解决办法?用开关电源的话,用什么芯片比较好?开关电源,频率要500k以上的。   

文档内容节选

FPGAVerilog精英群 QA 集锦版权所有,翻版必究感谢百忙之中参与交流的各位大神Q5续:红岛蛤蟆 134131 写SDC文件,createclock语句,老是报错说找不到信号量,怎么办啊 MultiCycle 设置方法 createclock name clka period 100ns getports modmod0pllpll0clka 果然get ports不行,get registers可以找到A:林: 去翻翻altera和Xilinx的官网  看看人家multicycle怎么设的 综合完之后 在timequest中去建立约束,timequest中肯定会找到信号的 跟signaltap找信号一样timequest中这里能找到的话,应该不可能建立不了 深圳FPGA方案: port是端口,确实不一定能找到,registers是内部的内部的用registers最靠谱 除法器可以用硬的,也可以写成 如果写成ABC,那么就设置A到C的multicycle和B到C的multicycle如果是硬的乘法器IP,可以在IP里面设置几个周期出结果 Q6:北京fpga 110815 ......

展开预览

猜您喜欢

评论

登录/注册

积分规则

意见反馈

求资源

回顶部

推荐内容

热门活动

热门器件

随便看看

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

 
机器人开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版 版权声明

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2026 EEWORLD.com.cn, Inc. All rights reserved
×