以下是笔者一些关于 FPGA 功耗估计和如何进行低功耗设计的知识。
文档内容节选
电子发烧友 电子资料 关于如何进行 FPGA 低功耗设计的知识 以下是笔者一些关于 FPGA 功耗估计和如何进行低功耗设计的知识： 1 功耗分析 整个 FPGA 设计的总功耗由三部分功耗组成：1 芯片静态功耗2 设计静态功耗3 设 计动态功耗 芯片静态功耗：FPGA 在上电后还未配置时，主要由晶体管的泄露电流所消耗的功耗 设计静态功耗：当 FPGA 配置完成后，当设计还未启动时，需要维持 IO 的静态电流， 时钟管理和其它部分电路的静态功耗 设计动态功耗：FPGA 内设计正常启动后，设计的功耗这部分功耗的多少主要取决于 芯片所用电平，以及 FPGA 内部逻辑和布线资源的占用 显而易见，前两部分的功耗取决于 FPGA 芯片及硬件设计本身，很难有较大的改善可 以优化是第 3 部分功耗：设计动态功耗，而且这部分功耗占总功耗的 90左右，因此所以降 低设计动态功耗是降低整个系统功耗的关键因素上面也提到过功耗较大会使 FPGA 发热量 升高，那有没有一个定量的分析呢答案当然是有，如下式： Tjmax JA PD TA 其中 Tjmax 表示 FPGA 芯片的最高结温maximum ju......
猜您喜欢
推荐内容
开源项目推荐 更多
热门活动
热门器件
用户搜过
随便看看
热门下载
京公网安备 11010802033920号
Copyright © 2005-2026 EEWORLD.com.cn, Inc. All rights reserved
评论