热搜关键词: 电路基础ADC数字信号处理封装库PLC

rar

基于ME算法的RS译码器VLSI高速实现方法

  • 1星
  • 2013-09-22
  • 409.21KB
  • 需要1积分
  • 0次下载
标签: 算法

算法

VLSI

VLSI

RS译码器

RS译码器

利用ME算法实现结构设计了一种低资源占用率、低成本的高速RS译码器。逻辑综合及仿真结果表明,基于Altera公司CycloneII系列FPGA的RS(255,239)译码器,工作时钟达210  MHz,可满足数据速率1.68  Gb·s-1的编译码要求。

展开预览

猜您喜欢

评论

登录/注册

意见反馈

求资源

回顶部

推荐内容

热门活动

热门器件

随便看看

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved
×